Триггер. Полусумматор

регистров процессора является триггер. Это устройство позволяет запоминать, хранить и

считывать информацию.

Триггер — это электронная схема, широко применяемая в регистрах компьютера для надёжного запоминания одного разряда двоичного кода. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое — двоичному нулю.

информации. Под памятью триггера подразумевают способность оставаться в одном из

двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит (помнит) один разряд числа, записанного в двоичном коде.

При изготовлении триггеров применяются преимущественно полупроводниковые приборы (обычно биполярные и полевые транзисторы), в прошлом — электромагнитные реле, электронные лампы. В настоящее время логические схемы, в том числе с использованием триггеров, создают в интегрированных средах разработки под различные программируемые логические интегральные системы счетчиков (ПЛИС). Используются, в основном, в вычислительной технике для организации компонентов вычислительных систем: регистров, счетчиков, процессоров, ОЗУ.

Триггер

по способу представления выходной информации.
Динамический триггер представляет собой управляемый генератор, одно

из состояний которого (единичное) характеризуется наличием на выходе непрерывной последовательности импульсов определённой частоты, а другое (нулевое) — отсутствием выходных импульсов. Смена состояний производится внешними импульсами.
К статическим триггерам относят устройства, каждое состояние которых характеризуется неизменными уровнями выходного напряжения (выходными потенциалами): высоким — близким к напряжению питания и низким — около нуля. Статические триггеры по способу представления выходной информации часто называют потенциальными.

нулевых входах и меняет своё выходное состояние при подаче на

один из его входов единицы.
При подаче единицы на вход S (от англ. Set — установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ. Reset — сбросить) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы не определено и зависит от реализации, например в триггере на элементах «или-не» оба выхода переходят в состояние логического «0», которое является неустойчивым и переходит в одно из устойчивых состояний при снятии управляющего сигнала с одного из входов.

Условное графическое обозначение синхронного RS-триггера.

Условное графическое обозначение асинхронного RS-триггера.

выдаёт его на выход. D-триггеры имеют, как минимум, два входа:

информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой.

Условное графическое обозначение D-триггера со статическим входом синхронизации С

триггером, так как он является простейшим счетчиком до 2.
Условное графическое обозначение синхронного

T-триггера с динамическим входом синхронизации С на схемах.

JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — отключение) аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. 

Условное графическое обозначение JK-триггера со статическим входом С

двух  элементов «НЕ».
В  обычном    состоянии  на   входы   триггера   подан   сигнал  

0,  и  триггер  хранит  0. Для  записи  1 на  вход  S (установочный)  подается  сигнал 1. Последовательно   рассмотрев   прохождение  сигнала по схеме,  видим, что  триггер переходит в это состояние  и будет  устойчиво   находиться в нем  и   после  того , как сигнал  на выходе  S  исчезнет.  Триггер  запомнил  1,  то   есть с  выхода   триггера  Q  можно  считать  1.
 Для того  чтобы   сбросить  информацию  и  подготовиться к приему новой, подается сигнал  1 на выход  R (сброс), после чего  триггер  возвратится  к    исходному   «нулевому» состоянию.

сумматор, бинарный сумматор). Полусумматор позволяет вычислять сумму A+B, где A и B — это разряды

(биты) обычно двоичного числа, при этом результатом будут два бита S и C, где S — это бит суммы по модулю 2, а C — бит переноса.
Существуют сумматоры и полусумматоры работающие не в двоичной логике.
Отличается от полного сумматора тем, что не имеет входа переноса из предыдущего разряда. Для построения полного сумматора необходимо иметь дополнительный вход переноса из предыдущего разряда, таким образом, полный сумматор имеет 3 входа.

Полусумматоры используется для построения полных сумматоров.

виде таблиц истинности,
2) аналитическим, в виде формул
3) графическим, в виде логических

схем.
Так как формулы и схемы могут преобразовываться в соответствии с алгеброй логики, то, одной таблице истинности двоичного полусумматора могут соответствовать множества различных формул и схем. Поэтому, табличный способ определения двоичного полусумматора является основным.
Двоичный полусумматор формирует две бинарные двоичные логические функции: это сумма по модулю два, иначе эта функция называется ИСКЛЮЧАЮЩЕЕ ИЛИ (XOR) — формирует бит суммы S и разряд переноса при формируется функцией И (AND) — бит C.

входами и И.

в разряде переноса не бывает значения больше «1» и симметричная

(Фибоначчи, то и троичных полусумматоров может быть большое множество.
Троичный полусумматор в несимметричной троичной системе счисления представляет собой объединение двух бинарных троичных логических функций — «сложение по модулю 3» и «разряд переноса при троичном сложении».

Троичный полусумматор.

схеме

2. Записать сложное высказывание на языке алгебры логики и

составить для него таблицу истинности:
Дети зимой катаются на лыжах или коньках.

2. Построить схему, соответствующую логической формуле F=(A and B) or not (B or C)

B) or not (B or C)
1.
2.