Разделы презентаций


Лекция № 5.ppt

Все ранее рассмотренные схемы являются схемами мгновенного действия. Информация на их выходах меняется мгновенно с изменением информации на входах. Поэтому, они называются комбинационными. Однако, зачастую бывает необходим элемент, способный запоминать информацию

Слайды и текст этой презентации

Слайд 1Лекция № 5
Последовательностные логические устройства

Лекция № 5Последовательностные логические устройства

Слайд 2
Все ранее рассмотренные схемы являются схемами мгновенного действия. Информация на

их выходах меняется мгновенно с изменением информации на входах. Поэтому,

они называются комбинационными. Однако, зачастую бывает необходим элемент, способный запоминать информацию о том, что какое-то событие имело место. Назовем его запоминающим устройством (ЗУ).
Все ранее рассмотренные схемы являются схемами мгновенного действия. Информация на их выходах меняется мгновенно с изменением информации

Слайд 3План лекции
:
1.Простейшие триггеры.
2.D-триггеры.
3.Регистры.

План лекции:1.Простейшие триггеры.2.D-триггеры.3.Регистры.

Слайд 4Простейшие триггеры
Элементарной запоминающей ячейкой является триггер. Простейший, т.н.
“R-S”

триггер может быть построен с помощью двух логических элементов путем

введения обратных связей.
Простейшие триггеры Элементарной запоминающей ячейкой является триггер. Простейший, т.н. “R-S” триггер может быть построен с помощью двух

Слайд 7
При подаче активного уровня на вход R на выходе Q

устанавливается низкий уровень(наQ#-высокий) и не меняется при дальнейших изменениях уровня

сигнала на входе R. Аналогично, при подаче активного уровня на вход S, на выходе Q устанавливается высокий уровень,
При подаче активного уровня на вход R на выходе Q устанавливается низкий уровень(наQ#-высокий) и не меняется при

Слайд 8
состояние выходных сигналов подобных схем зависит не только от входных,

но и от выходных сигналов, запоминаемых устройством до прихода новой

совокупности входных сигналов. Такие устройства называются последовательностными схемами или конечными автоматами.
состояние выходных сигналов подобных схем зависит не только от входных, но и от выходных сигналов, запоминаемых устройством

Слайд 9Таблица переключений простейшего RS-триггера

Таблица переключений простейшего RS-триггера

Слайд 10синхронный RS-триггер

синхронный RS-триггер

Слайд 11
Состояние в синхронных триггерах может измениться только во время действия

синхроимпульса. В промежутках между синхроимпульсами выходные напряжения постоянны. Это свойство

позволяет создать на основе синхронных RS-триггеров триггеры задержки - D-триггеры (Delay Trigger).
Состояние в синхронных триггерах может измениться только во время действия синхроимпульса. В промежутках между синхроимпульсами выходные напряжения

Слайд 12D-триггер

D-триггер

Слайд 13
). D-триггер фиксирует информацию, приходящую на один вход данных. У

D-триггера значение выходного сигнала в (n+1) такте равно значению входного

сигнала в n такте. Т.о., D-триггер запоминает состояние входного сигнала на период одного такта квантования.
). D-триггер фиксирует информацию, приходящую на один вход данных. У D-триггера значение выходного сигнала в (n+1) такте

Слайд 15. Регистры
Объединив несколько D-триггеров с единым входом синхронизации можно

получить регистр, способный фиксировать многоразрядную информацию. В соответствии со структурой

внутренних триггеров существуют регистры-защелки и регистры с синхронным стробированием.

. Регистры-защелки пропускают входную информацию на выход при одном уровне сигнала синхронизации и фиксируют ее при переходе сигнала синхронизации в другое состояние.
Регистры с синхронным стробированием фиксируют информацию по фронту сигнала синхронизации.
. Регистры Объединив несколько D-триггеров с единым входом синхронизации можно получить регистр, способный фиксировать многоразрядную информацию. В

Слайд 19
). Запись данных в регистр разрешена при
STB = 1.

В противном случае регистр находится в режиме хранения. На выходе

регистра имеется трехстабильный буфер, управляемый сигналом ОЕ (Output Enable). Буфер обеспечивает выходной ток до 32 мА и емкость нагрузки до 300 пФ. Если управляющий сигнал ОЕ активен, то данные регистра передаются на выход микросхемы. При ОЕ=1 выходной буфер закрыт и находится в высокоомном состоянии
). Запись данных в регистр разрешена при STB = 1. В противном случае регистр находится в режиме

Обратная связь

Если не удалось найти и скачать доклад-презентацию, Вы можете заказать его на нашем сайте. Мы постараемся найти нужный Вам материал и отправим по электронной почте. Не стесняйтесь обращаться к нам, если у вас возникли вопросы или пожелания:

Email: Нажмите что бы посмотреть 

Что такое TheSlide.ru?

Это сайт презентации, докладов, проектов в PowerPoint. Здесь удобно  хранить и делиться своими презентациями с другими пользователями.


Для правообладателей

Яндекс.Метрика