Разделы презентаций


Регистры

Содержание

Регистр – последовательное или параллельное логическое устройство, используемое для хранения n-разрядных двоичных чисел и выполнения преобразований над ними. Элементарной ячейкой электронной памяти является триггер, способный сохранять 1 бит записанной в нем

Слайды и текст этой презентации

Слайд 1Регистры

Регистры

Слайд 2Регистр – последовательное или параллельное логическое устройство, используемое для хранения

n-разрядных двоичных чисел и выполнения преобразований над ними.

Элементарной ячейкой

электронной памяти является триггер, способный сохранять 1 бит записанной в нем информации. Каждый разряд двоичного числа записывается в своем триггере, поэтому число триггеров в регистре определяет разрядность записываемого числа.

Регистр представляет собой упорядоченную последовательность триггеров, число которых соответствует числу разрядов в слове.

Регистр предназначен для записи, хранения и выдачи информации.

С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами. Фактически любое достаточно сложное цифровое устройство можно представить в виде совокупности регистров, соединенных друг с другом при помощи комбинационных цифровых схем.

Регистры классифицируются по следующим видам:

1. Регистры хранения (параллельные или накопительные);
2. Регистры сдвига (последовательные).
Регистр – последовательное или параллельное логическое устройство, используемое для хранения n-разрядных двоичных чисел и выполнения преобразований над

Слайд 3Регистры хранения
Рисунок 1 - Параллельный регистр хранения это многовходовый триггер
Рисунок

2 - Типовое УГО тактируемого регистра хранения
а) стробируемый

б) тактируемый
Регистры храненияРисунок 1 - Параллельный регистр хранения это многовходовый триггерРисунок 2 - Типовое УГО тактируемого регистра храненияа)

Слайд 4Рисунок 3 - Обычная обработка входной кодовой последовательности
T > t1

+ t2
Для компенсации задержки t1 и t2, период следования кодовых

последовательностей должен удовлетворять условию:

Использование регистров в системах обработки информации

Тактируемые регистры

Рисунок 3 - Обычная обработка входной кодовой последовательностиT > t1 + t2Для компенсации задержки t1 и t2,

Слайд 5Рисунок 4 - Конвейерная обработка входной кодовой последовательности
Для компенсации задержки

t1 и t2, период следования тактовых импульсов Т должен удовлетворять

условию:

T > max{t1, t2} + TRG

Рисунок 4 - Конвейерная обработка входной кодовой последовательностиДля компенсации задержки t1 и t2, период следования тактовых импульсов

Слайд 6Накапливающий сумматор
T > tSM + tRG
Особенности:
При переполнении разрядной сетки схема

возобновляет свою работу с минимальных значений кода, но не обязательно

будет повторена та же числовая последовательность кодов, что и в предыдущем цикле накопления. Например, при входном коде 3 выходная последовательность будет вида:
0, 3, 6, 9, 12, 15, 2, 5, 8, 11, 14, 1, 4, …

SM(15) + RG(13) = 11112 + 11012 = 1 11002 = 11002 → 1210

0011 3
0011
0110 6
0011
1001 9
0011
1100 12
0011
1111 15
0011
1 0010 2
0011
0101 5
0011
1000 8
0011
1011 11
0011
1101 14
0011
1 0001 1

При больших значениях входного кода (имеющего 1 в старшем разряде) схема может рассматриваться как накапливающий вычитатель, причём вычитаемое должно быть представлено в дополнительном коде.
Например, 15 – 3 = 12; 1510 = 11112; –310 = 11012 = +1310.

Накапливающий сумматор предназначен для выполнение операции вида: Y ← Y+X

Накапливающий сумматорT > tSM + tRGОсобенности:При переполнении разрядной сетки схема возобновляет свою работу с минимальных значений кода,

Слайд 7Рисунок 5 - Принципиальная схема накапливающего сумматора

Рисунок 5 - Принципиальная схема накапливающего сумматора

Слайд 8Рисунок 6 - Продление длительности входного кода с помощью регистра-защелки


Основное применение регистра, срабатывающего по уровню стробирующего сигнала, состоит в

запоминании на какое-то заданное время входного кода, причем в остальное время выходной код регистра должен повторять входной.

Рисунок 7 - УГО регистра ТМ7, срабатывающего по уровню

Стробируемые регистры

Рисунок 6 - Продление длительности входного кода с помощью регистра-защелки Основное применение регистра, срабатывающего по уровню стробирующего

Слайд 9Регистром сдвига называют цифровую схему, состоящую из последовательно включенных триггеров,

содержимое которых можно сдвигать на один разряд влево или вправо

подачей тактовых импульсов.
Регистры сдвига широко применяются в цифровой вычислительной технике для преобразования последовательного кода в параллельный или параллельного в последовательный, а также при построении арифметико-логических устройств. Составляется регистр сдвига из соединенных последовательно триггеров, в которые записываются разряды обрабатываемого кода.

Сдвигающие регистры делятся:
по способу ввода-вывода информации: параллельные; последовательные; комбинированные;
по направлению передачи информации: однонаправленные; реверсивные.

Типичными являются следующие операции:
прием слова в регистр;
передача слова из регистра;
поразрядные логические операции;
сдвиг слова влево или вправо на заданное число разрядов;
преобразование последовательного кода слова в параллельный и обратно;
установка регистра в начальное состояние (сброс)

Регистр сдвига

Регистром сдвига называют цифровую схему, состоящую из последовательно включенных триггеров, содержимое которых можно сдвигать на один разряд

Слайд 10Сдвиговый регистр может рассматриваться как цифровая линия задержки, входной сигнал

которой последовательно переписывается из триггера в триггер по фронту тактового

сигнала

Рисунок 8 - Простой сдвиговый регистр и его условно графическое обозначение

Сдвиговый регистр может быть построен на триггерах любого типа (RS-, D-, JK-), но все они работают в режиме D-триггера.

Сдвиговый регистр может рассматриваться как цифровая линия задержки, входной сигнал которой последовательно переписывается из триггера в триггер

Слайд 11Если S → R∙D, тогда Qt = D, т.е. это

функция переходов D-триггера
R∙S = D∙D = 0
Синхронный RS-триггер описывается функцией

переходов (возбуждения):

условие

– выполняется

Рисунок 9 - Устройство сдвигового регистр

Регистр сдвига на синхронных RS-триггерах

Сдвиговый регистр может использоваться для задержки информации Х на n тактов.

Если S → R∙D, тогда Qt = D, т.е. это функция переходов D-триггераR∙S = D∙D = 0Синхронный

Слайд 12Рисунок 10 - Структурная схема (а) и условное графическое обозначение

(б) регистра осуществляющий сдвиг информации вправо ИР8
Регистр ИР8 –

наиболее простой из регистров сдвига. Он представляет собой 8-разрядную линию задержки, так как имеет только один информационный вход, на который подается последовательная сдвигаемая информация (точнее, два входа, объединенных по функции «2И»), и восемь параллельных выходов.

а) б)

Рисунок 10 - Структурная схема (а) и условное графическое обозначение (б) регистра осуществляющий сдвиг информации вправо ИР8

Слайд 13Рисунок 11 - УГО регистра сдвига ИР9
Регистр ИР9, выполняет

функцию, обратную регистру ИР8.
Если ИР8 преобразует входную последовательную информацию

в выходную параллельную, то регистр ИР9 преобразует входную параллельную информацию в выходную последовательную.
Рисунок 11 - УГО регистра сдвига ИР9 Регистр ИР9, выполняет функцию, обратную регистру ИР8. Если ИР8 преобразует

Слайд 14Модуль последовательной передачи информации
Простейшая схема передачи цифровой информации в последовательном

коде по двум линиям: информационной и синхронизующей.
Такая передача позволяет

сократить количество соединительных проводов, а также упростить защиту передаваемых данных от действия внешних электромагнитных помех, правда, ценой снижения скорости передачи.
Модуль последовательной передачи информацииПростейшая схема передачи цифровой информации в последовательном коде по двум линиям: информационной и синхронизующей.

Слайд 15Рисунок 12 - Увеличение разрядности сдвигового регистра ИР8
Рисунок 13

- Увеличение разрядности сдвигового регистра ИР9

Рисунок 12 - Увеличение разрядности сдвигового регистра ИР8 Рисунок 13 - Увеличение разрядности сдвигового регистра ИР9

Слайд 16Сдвигающий регистр с синхронной параллельной записью
Для мультиплексирования функций, выполняемых регистрами,

необходимо использовать дополнительные управляющие сигналы.
L = 0 – последовательный ввод

и сдвиг
L = 1 – синхронная параллельная (загрузка) данных

Функции возбуждения RS-триггеров

Рисунок 14 - УГО регистра ИР9 и принципиальная схема одного разряда

Сдвигающий регистр с синхронной параллельной записьюДля мультиплексирования функций, выполняемых регистрами, необходимо использовать дополнительные управляющие сигналы.L = 0

Слайд 17Реверсивный сдвигающий регистр на синхронном регистре с параллельной записью
Входы параллельной

загрузки используются для сдвига данных в сторону младших разрядов Q0

→ Q3

При М = 0 – производится сдвиг в сторону старших разрядов
М = 1 – производится сдвиг в сторону младших разрядов

Реверсивный сдвигающий регистр на синхронном регистре с параллельной записьюВходы параллельной загрузки используются для сдвига данных в сторону

Слайд 18Линия задержки входного сигнала на регистре сдвига
Организации всевозможных линий

задержек, особенно имеющих значительное количество каскадов возможно с помощью сдвиговых

регистров.
Можно обеспечить задержку любого входного сигнала на целое число тактов.
Но! Надо учитывать, что длительность входного сигнала (и любого его элемента) будет также передаваться по линии задержки с точностью до одного такта.
Такие линии задержки могут применяться для сравнения нескольких последующих тактов входного сигнала, для выполнения арифметических операций с несколькими тактами входного сигнала и для других подобных целей.

Рисунок 15 – Организация цифровой линии задержки на базе сдвигового регистра ИР8

Линия задержки входного сигнала на регистре сдвига Организации всевозможных линий задержек, особенно имеющих значительное количество каскадов возможно

Слайд 19Формирователь импульсов с длительностью, задаваемой управляющим кодом
Длительность выходного сигнала

будет определяться управляющим кодом. Погрешность установки этой длительности равна одному

периоду тактового сигнала и зависит от временного сдвига между фронтом входного сигнала и фронтом ближайшего к нему тактового импульса. Чем больше длительность выходного сигнала, тем меньше относительная погрешность установки его точности.
Например, при управляющем коде 0 длительность выходного сигнала может быть от 0 до Т, где Т – период тактового сигнала.

Рисунок 16 – Использование сдвигового регистра ИР8 в устройстве формирования импульсов

Формирователь импульсов с длительностью, задаваемой управляющим кодом Длительность выходного сигнала будет определяться управляющим кодом. Погрешность установки этой

Обратная связь

Если не удалось найти и скачать доклад-презентацию, Вы можете заказать его на нашем сайте. Мы постараемся найти нужный Вам материал и отправим по электронной почте. Не стесняйтесь обращаться к нам, если у вас возникли вопросы или пожелания:

Email: Нажмите что бы посмотреть 

Что такое TheSlide.ru?

Это сайт презентации, докладов, проектов в PowerPoint. Здесь удобно  хранить и делиться своими презентациями с другими пользователями.


Для правообладателей

Яндекс.Метрика