Разделы презентаций


Статические и динамические характеристики цифровых КМДП-схем

Содержание

Цели и задачиИзучение функционирования цифровых КМДП-схем на примере КМДП-инвертора.Изучение статических и динамических характеристик. Передаточная характеристика КМДП-инвертора.Паразитный эффект тиристорной защелки в КМДП-структурах.Логика на проходных транзисторах.

Слайды и текст этой презентации

Слайд 1Лекция 12
Статические и динамические характеристики цифровых КМДП-схем

Лекция 12Статические и динамические характеристики цифровых КМДП-схем

Слайд 2Цели и задачи
Изучение функционирования цифровых КМДП-схем на примере КМДП-инвертора.

Изучение статических

и динамических характеристик. Передаточная характеристика КМДП-инвертора.

Паразитный эффект тиристорной защелки в

КМДП-структурах.

Логика на проходных транзисторах.
Цели и задачиИзучение функционирования цифровых КМДП-схем на примере КМДП-инвертора.Изучение статических и динамических характеристик. Передаточная характеристика КМДП-инвертора.Паразитный эффект

Слайд 3МДП-транзистор и его ВАХ


– Коэффициент усиления

МДП-транзистор и его ВАХ– Коэффициент усиления

Слайд 4Статические параметры цифровых схем
Напряжение питания: Vdd, В
Уровень логических «0» и

«1»: V1 и V0, В
Логический размах сигнала: ΔVЛ = V1

– V0, В
Статическая потребляемая мощность,
Pстат = Vdd2/R, Вт
Коэффициент разветвления по выходу: Fo
Коэффициент объединения по входу: Fi
Величины входных и выходных токов:
Iвх и Iвых, А
Температурный диапазон: T, oC
Статические параметры цифровых схемНапряжение питания: Vdd, ВУровень логических «0» и «1»: V1 и V0, ВЛогический размах сигнала:

Слайд 5Динамические параметры цифровых схем
Тактовая частота: f, Гц
Время задержки переключения из

«0» в «1»: tзд01 , с
Время задержки переключения из «1»

в «0»: tзд10 , с
Среднее время задержки переключения:
tзд.ср = (tзд01 + tзд10)/2, с
Динамическая потребляемая мощность:
Pдин = Сн (ΔVЛ ) 2 f, Вт
Динамические параметры цифровых схемТактовая частота: f, ГцВремя задержки переключения из «0» в «1»: tзд01 , сВремя задержки

Слайд 6Ток стока для p-транзистора в инверторе

Ток стока для p-транзистора в инверторе

Слайд 7Ток стока для n-транзистора в инверторе

Ток стока для n-транзистора в инверторе

Слайд 8ВАХ инвертора

ВАХ инвертора

Слайд 9Передаточная характеристика инвертора

Передаточная характеристика инвертора

Слайд 10Передаточная характеристика инвертора

Передаточная характеристика инвертора

Слайд 11Передаточная характеристика инвертора

Передаточная характеристика инвертора

Слайд 12Помехоустойчивость
VПТ – пороговая точка
ЗП – запас помехоустойчивости
П – помехозащищенность
ПУ –

помехоустойчивость,

ПомехоустойчивостьVПТ – пороговая точкаЗП – запас помехоустойчивостиП – помехозащищенностьПУ – помехоустойчивость,

Слайд 13Динамические характеристики

Динамические характеристики

Слайд 14Динамические характеристики

Динамические характеристики

Слайд 15Эффект тиристорной защелки

Эффект тиристорной защелки

Слайд 16Эффект тиристорной защелки

Условия возникновения (необходимое):
VSS – Vout > Vpn
Vout

– VDD > Vpn
Паразитные токи через подложку или карман
Условие поддержания

(достаточное):
βp βn>1

Эффект тиристорной защелкиУсловия возникновения (необходимое):VSS – Vout > Vpn Vout – VDD > VpnПаразитные токи через подложку

Слайд 17Защита от эффекта тиристорной защелки

Принципы защиты от ЭТЗ – нарушение

необходимых и достаточных условий:
Уменьшение Rкармана и Rподложки
Охранные кольца с контактами

к Vss и Vdd по периметру КМДП структур.
Шунтирование внутренним высоколегированным слоем с малым сопротивлением.
Уменьшение коэффициентов усиления паразитных транзисторов, чтобы βpβn<1
Увеличение размеров баз транзисторов

Защита от эффекта тиристорной защелкиПринципы защиты от ЭТЗ – нарушение необходимых и достаточных условий:Уменьшение Rкармана и RподложкиОхранные

Слайд 18Защита от эффекта тиристорной защелки (шунтирующий слой)

Защита от эффекта тиристорной защелки (шунтирующий слой)

Слайд 19Защита от эффекта тиристорной защелки (охранные кольца)







Защита от эффекта тиристорной защелки (охранные кольца)

Слайд 20Логика на проходных транзисторах

F = P1(V1)+ P2(V2)+… Pi(Vi)
Когда управляющий вход

равен «1», то F равен соответствующему информационному сигналу
Только один (или

ни одного) управляющий сигнал может быть равным «1»
Логика на проходных транзисторахF = P1(V1)+ P2(V2)+… Pi(Vi)Когда управляющий вход равен «1», то F равен соответствующему информационному

Слайд 21Логика на проходных транзисторах


Логика на проходных транзисторах

Слайд 22Логика на проходных транзисторах


Логика на проходных транзисторах

Обратная связь

Если не удалось найти и скачать доклад-презентацию, Вы можете заказать его на нашем сайте. Мы постараемся найти нужный Вам материал и отправим по электронной почте. Не стесняйтесь обращаться к нам, если у вас возникли вопросы или пожелания:

Email: Нажмите что бы посмотреть 

Что такое TheSlide.ru?

Это сайт презентации, докладов, проектов в PowerPoint. Здесь удобно  хранить и делиться своими презентациями с другими пользователями.


Для правообладателей

Яндекс.Метрика