Разделы презентаций


Место БЦВУиМ в структуре бортового комплекса

Содержание

Конспект лекций по БЦВУиМ, 2007БЦВУиМСодержаниеСодержаниеОсновное понятие о БЦВУиМАлгебра БуляЦифровая ЛогикаПамятьАЦП и ЦАПМикропроцессор

Слайды и текст этой презентации

Слайд 1Конспект лекций по БЦВУиМ

по Образованию
Агентство
Федеральное
Конспект лекций по БЦВУиМ
Автор:
доцент кафедры ТЭЭ

и ПНК ИГА СибГАУ
Зандер Ф. В.
Красноярск, 2007
Сибирский Государственный Аэрокосмический

Университет
имени академика М. Ф. Решетнёва
Конспект лекций по БЦВУиМпо ОбразованиюАгентствоФедеральноеКонспект лекций по БЦВУиМАвтор:доцент кафедры ТЭЭ и ПНК ИГА СибГАУ Зандер Ф. В.Красноярск,

Слайд 2Конспект лекций по БЦВУиМ, 2007
БЦВУиМ

Содержание
Содержание
Основное понятие о БЦВУиМ

Алгебра Буля

Цифровая Логика

Память

АЦП

и ЦАП






Микропроцессор


Конспект лекций по БЦВУиМ, 2007БЦВУиМСодержаниеСодержаниеОсновное понятие о БЦВУиМАлгебра БуляЦифровая ЛогикаПамятьАЦП и ЦАПМикропроцессор

Слайд 3Конспект лекций по БЦВУиМ, 2007

Место БЦВУиМ в структуре бортового комплекса
Понятие

БЦВУиМ
ЛА





Бортовые Цифровые Вычислительные Системы предназначены для:

Решения пилотажно-навигационных задач
Обеспечения работы РЛС

(радиолокационных средств)
Измерения координат
Организации связи
Контроля бортовых систем
Контроля отображения информации
и т.д.

Датчики
информации

АЦП

Процессор

ЦАП

Исполняющие
устройства





БЦВУ




Содержание

Конспект лекций по БЦВУиМ, 2007Место БЦВУиМ в структуре бортового комплексаПонятие БЦВУиМЛАБортовые Цифровые Вычислительные Системы предназначены для:Решения пилотажно-навигационных

Слайд 4Конспект лекций по БЦВУиМ, 2007

Особенности работы БЦВУиМ
Понятие БЦВУиМ

3. Работа в

реальном масштабе
времени


1. Сопряжение БЦВМ с аппаратурой
иного физического характера


2.

Многократное повторение алгоритма


4. Ограничение реализации алгоритмов
во времени

5. Требования к повышенной надёжости

Содержание

Конспект лекций по БЦВУиМ, 2007Особенности работы БЦВУиМПонятие БЦВУиМ3. Работа в реальном масштабевремени1. Сопряжение БЦВМ с аппаратурой иного

Слайд 5Конспект лекций по БЦВУиМ, 2007

Машинные коды
Понятие БЦВУиМ
Прямой Код (ПК)
Обратный Код

(ОК)
Дополнительный Код (ДК)
Представление чисел в разных машинных кодах позволяет автоматически

получать знак результата при сложении, для кодирования знака отводится один дополнительный разряд.

17: 10001

-: 110001

+: 010001

001110

101110

101110+1=101111

001111

Содержание

Конспект лекций по БЦВУиМ, 2007Машинные кодыПонятие БЦВУиМПрямой Код (ПК)Обратный Код (ОК)Дополнительный Код (ДК)Представление чисел в разных машинных

Слайд 6Конспект лекций по БЦВУиМ, 2007

Комбинационные схемы и цифровые автоматы
Понятие БЦВУиМ
Схема
КС
Комбинационная
Схема
ЦА
Цифровой


Автомат
Цифровой автомат – схема, в которой выходной сигнал Y в

момент времени ti определяется не только входным сигналом, но и внутренним состоянием, которое он приобрел под воздействием входных сигналов, в предыдущие моменты Ti-1, Ti-211

Комбинационными схемами называются схемы у которых выходные сигналы Y в дискретные моменты времени ti, однозначно определяются совокупностью входных сигналов х, поступающих в те же моменты времени, т.е. Y(t)=F(х(t))

Содержание

Конспект лекций по БЦВУиМ, 2007Комбинационные схемы и цифровые автоматыПонятие БЦВУиМСхемаКСКомбинационнаяСхемаЦАЦифровой АвтоматЦифровой автомат – схема, в которой выходной

Слайд 7Конспект лекций по БЦВУиМ, 2007
БЦВУиМ

Содержание: Алгебра Буля
Алгебра Буля
Аксиомы


Законы


Схема «И»


Схема «ИЛИ»


Схема

«И-НЕ»


Схема «ИЛИ-НЕ»


Схема «Исключающее ИЛИ»


Содержание

Конспект лекций по БЦВУиМ, 2007БЦВУиМСодержание: Алгебра БуляАлгебра БуляАксиомыЗаконыСхема «И»Схема «ИЛИ»Схема «И-НЕ»Схема «ИЛИ-НЕ»Схема «Исключающее ИЛИ»Содержание

Слайд 8Конспект лекций по БЦВУиМ, 2007

Аксиомы
Алгебра Буля
1. Операция отрицания
2. Операция конъюнкции

(умножения)
3. Операция дизъюнкции (сложения)
0=1, 1=0
0*0=0
1*0=0*1=0
1*1=1
1+1=1
0+1=1+0=1
0+0=0
В начало темы

Конспект лекций по БЦВУиМ, 2007АксиомыАлгебра Буля1. Операция отрицания2. Операция конъюнкции (умножения)3. Операция дизъюнкции (сложения)0=1, 1=00*0=01*0=0*1=01*1=11+1=10+1=1+0=10+0=0В начало темы

Слайд 9Конспект лекций по БЦВУиМ, 2007

Законы
Алгебра Буля
1. Переместительный закон
х1.х2=х2.х1

х1+х2=х2+х1
2. Сочетательный закон
х1(х2.х3)=(х1.х2)х3=х1.х2.х3
х1+(х2+х3)=(х1+х2)+х3=х1+х2+х3

3. Закон повторения (тавтология)
х.х=х

х+х=х

4. Закон обращения
если х1=х2, то х1=х2

5. Закон двойной инверсии
х = х

6. Закон нулевого множества
х.0=0 х+0=х

7. Закон универсального множества
х.1=х х+1=1

8. Закон дополнительности
х.х=0 х+х=1

=

Далее

В начало темы

Конспект лекций по БЦВУиМ, 2007ЗаконыАлгебра Буля1. Переместительный законх1.х2=х2.х1    х1+х2=х2+х12. Сочетательный законх1(х2.х3)=(х1.х2)х3=х1.х2.х3х1+(х2+х3)=(х1+х2)+х3=х1+х2+х33. Закон повторения (тавтология)х.х=х

Слайд 10Конспект лекций по БЦВУиМ, 2007

Законы
Алгебра Буля
9. Распределительный закон
х1.(х2+х3)=х1.х2+х1.х3
х1+(х2.х3)=(х1+х2)(х1+х3)
10. Закон

поглощения
х1+х1.х2=х1 х1(х1+х2)=х1
11. Закон склеивания
(х1+х2)(х1+х2)=х1 х1.х2+х1.х2=х1
12.

Закон инверсии (закон Де Моргана)
х1.х2=х1+х2 х1+х2=х1.х2

х1.х2=х1+х2 х1+х2=х1.х2

В начало темы

Конспект лекций по БЦВУиМ, 2007ЗаконыАлгебра Буля9. Распределительный законх1.(х2+х3)=х1.х2+х1.х3х1+(х2.х3)=(х1+х2)(х1+х3) 10. Закон поглощениях1+х1.х2=х1   х1(х1+х2)=х1 11. Закон склеивания(х1+х2)(х1+х2)=х1

Слайд 11Конспект лекций по БЦВУиМ, 2007



Схема «И»
Алгебра Буля

А
В
&

А
В
Х=А /\ В
В начало

темы

Конспект лекций по БЦВУиМ, 2007Схема «И»Алгебра БуляАВ&АВХ=А /\ ВВ начало темы

Слайд 12Конспект лекций по БЦВУиМ, 2007



Схема «ИЛИ»
Алгебра Буля

А
В
&

А
В
Х=А + В
А \/

В
В начало темы

Конспект лекций по БЦВУиМ, 2007Схема «ИЛИ»Алгебра БуляАВ&АВХ=А + ВА \/ ВВ начало темы

Слайд 13Конспект лекций по БЦВУиМ, 2007

Схема «И-НЕ»
Алгебра Буля

&

А
В
Х=А /\ В



А
В
В начало

темы

Конспект лекций по БЦВУиМ, 2007Схема «И-НЕ»Алгебра Буля&АВХ=А /\ ВАВВ начало темы

Слайд 14Конспект лекций по БЦВУиМ, 2007

Схема «ИЛИ-НЕ»
Алгебра Буля


А
В

1

А
В
Х=А /\ В

В начало

темы

Конспект лекций по БЦВУиМ, 2007Схема «ИЛИ-НЕ»Алгебра БуляАВ1АВХ=А /\ ВВ начало темы

Слайд 15Конспект лекций по БЦВУиМ, 2007

Схема «Исключающее ИЛИ»
Алгебра Буля

=1

А
В
Х
1 на выходе

– по несовпадению переменных на входе
В начало темы

Конспект лекций по БЦВУиМ, 2007Схема «Исключающее ИЛИ»Алгебра Буля=1АВХ1 на выходе – по несовпадению переменных на входеВ начало

Слайд 16Конспект лекций по БЦВУиМ, 2007
БЦВУиМ

Содержание: Цифровая Логика
Цифровая логика
Триггеры

Регистры

Буферные Схемы

Счётчик

Сумматор






Дешифратор
Шифратор
Мультиплексор






Содержание
Виды Логики


Конспект лекций по БЦВУиМ, 2007БЦВУиМСодержание: Цифровая ЛогикаЦифровая логикаТриггерыРегистрыБуферные СхемыСчётчикСумматорДешифраторШифраторМультиплексорСодержаниеВиды Логики

Слайд 17Конспект лекций по БЦВУиМ, 2007

Виды цифровой логики
Цифровая логика
ТТЛ – Транзисторно-Транзисторная

Логика
ДТЛ – Диодно-Транзисторная Логика
ЭСЛ – Эмиттерно-Связанная Логика
МОП – Металл-Оксид-Полупроводник
В начало

темы
Конспект лекций по БЦВУиМ, 2007Виды цифровой логикиЦифровая логикаТТЛ – Транзисторно-Транзисторная ЛогикаДТЛ – Диодно-Транзисторная ЛогикаЭСЛ – Эмиттерно-Связанная ЛогикаМОП

Слайд 18Конспект лекций по БЦВУиМ, 2007



Транзисторно-Транзисторная Логика
Цифровая логика

Общ

А
К
Э
Б
А

Схема включения с общим

эмиттером

А

Общ


А
.
.
.
В начало темы

Конспект лекций по БЦВУиМ, 2007Транзисторно-Транзисторная ЛогикаЦифровая логикаОбщUПАКЭБАСхема включения с общим эмиттеромАОбщUПА...В начало темы

Слайд 19Конспект лекций по БЦВУиМ, 2007


Транзисторно-Транзисторная Логика
Цифровая логика

С

А
А
З
Общ
И

Схема включения с общим

истоком на МОП-транзисторе
.
.
В начало темы

Конспект лекций по БЦВУиМ, 2007Транзисторно-Транзисторная ЛогикаЦифровая логикаСUПААЗОбщИСхема включения с общим истоком на МОП-транзисторе..В начало темы

Слайд 20Конспект лекций по БЦВУиМ, 2007


ТТЛ схема «И-НЕ»
Цифровая логика





Выход
Ек
А
В
Т1
R1
R2
R3
T3
T2
T4
R4
Д3
В начало темы

Конспект лекций по БЦВУиМ, 2007ТТЛ схема «И-НЕ»Цифровая логикаВыходЕкАВТ1R1R2R3T3T2T4R4Д3В начало темы

Слайд 21Конспект лекций по БЦВУиМ, 2007


ДТЛ схема «И-НЕ»
Цифровая логика




Д1
Д2
А
В
R2
R1
R4
R3
T2
T1
Выход
ЕК
.
.
.
.
.
В начало темы

Конспект лекций по БЦВУиМ, 2007ДТЛ схема «И-НЕ»Цифровая логикаД1Д2АВR2R1R4R3T2T1ВыходЕК.....В начало темы

Слайд 22Конспект лекций по БЦВУиМ, 2007


ЭСЛ – Эмиттерно-Связанная Логика
Цифровая логика




















Выход
ЕК
ЕЭ

А
В
Т1
Т2
Т3

В начало

темы

Конспект лекций по БЦВУиМ, 2007ЭСЛ – Эмиттерно-Связанная ЛогикаЦифровая логикаВыходЕКЕЭАВТ1Т2Т3В начало темы

Слайд 23Конспект лекций по БЦВУиМ, 2007


МОП схема «И-НЕ»
Цифровая логика



А
В
Т1
Т2
Т3
Т4
ЕП
А /\ В

.
В начало темы

Конспект лекций по БЦВУиМ, 2007МОП схема «И-НЕ»Цифровая логикаАВТ1Т2Т3Т4ЕПА /\ В .В начало темы

Слайд 24Конспект лекций по БЦВУиМ, 2007

RS-триггер асинхронный
RS-триггер синхронный (ТР2)
JK-триггер (ТВ1)
D-триггер (ТМ2)
T-триггер
Цифровая

логика
Триггер
Триггер – одноразрядный элемент памяти (бистабильная ячейка с двумя устойчивыми

состояниями).
Наиболее часто встречающиеся типы триггеров:

В начало темы

Конспект лекций по БЦВУиМ, 2007RS-триггер асинхронныйRS-триггер синхронный (ТР2)JK-триггер (ТВ1)D-триггер (ТМ2)T-триггерЦифровая логикаТриггерТриггер – одноразрядный элемент памяти (бистабильная ячейка

Слайд 25Конспект лекций по БЦВУиМ, 2007


S
&

&



Q
Q
R
Set
Reset
неопр
RS-триггер (асинхронный)
Цифровая логика
В начало темы

Конспект лекций по БЦВУиМ, 2007S&&QQRSetResetнеопрRS-триггер (асинхронный)Цифровая логикаВ начало темы

Слайд 26Конспект лекций по БЦВУиМ, 2007



S

Q
C
R Q
Вход
синхроимпульса

T
Sc
&

&



Q
Q
Rc
&


&


S
R
c
RS-триггер (синхронный)
Цифровая

логика

В начало темы

Конспект лекций по БЦВУиМ, 2007S       QCR

Слайд 27Конспект лекций по БЦВУиМ, 2007


JK-триггер – обобщённая версия RS-триггера («J»=«S»,

«K»=«R»). Для JK-триггера состояние на входе «1,1» инвертирует выходные значения

триггера. Блокируется та линия, единичное значение на которой на вызвало бы изменения состояния триггера.

JK-триггер

J

K

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007JK-триггер – обобщённая версия RS-триггера («J»=«S», «K»=«R»). Для JK-триггера состояние на входе «1,1»

Слайд 28Конспект лекций по БЦВУиМ, 2007


D-триггер – по синхроимпульсу принимает то

значение, которое имеет входная линия D.
D-триггер

T
&


D
S

Q
C
R


Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007D-триггер – по синхроимпульсу принимает то значение, которое имеет входная линия D.D-триггерT&DS

Слайд 29Конспект лекций по БЦВУиМ, 2007


T-триггер
T-триггер – если входная линия T=1,

то по синхроимпульсу триггер изменяет своё состояние на противоположное. В

ином случае его состояние не изменяется.


T

&


&



.

.

T

Q

Q

S Q
C
R

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007T-триггерT-триггер – если входная линия T=1, то по синхроимпульсу триггер изменяет своё состояние

Слайд 30Конспект лекций по БЦВУиМ, 2007

Регистр
Для обработки и хранения информации используются

сдвиговые регистры, состоящие из ряда триггеров (по одному на каждый

бит информации).

Регистры можно классифицировать:

С последовательным входом(выходом)
С параллельным входом(выходом)

По количеству разрядов

Сдвигаемый в одном направлении
Реверсивный
(Направление сдвига выбирается)

Универсальный

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007РегистрДля обработки и хранения информации используются сдвиговые регистры, состоящие из ряда триггеров (по

Слайд 31Конспект лекций по БЦВУиМ, 2007


S

Q
D
C
R
Последовательный
вход
Регистр с последовательным

входом



S Q
D
C
R


S Q
D
C
R


S Q
D
C
R

Q0

Q1

Q2

Q3

Установка в «0»

.

.

.

.

.

.

.

.

.

Последовательный
выход

Параллельный выход


T

T

T

T

Синхроимпульс

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007S       QDCR

Слайд 32Конспект лекций по БЦВУиМ, 2007

Диаграмма работы регистра

Временная диаграмма работы 4х

разрядного сдвигового регистра
t
t
t
t
t
t
Q0(t)
Q1(t)
Q2(t)
Q3(t)
Синхроимпульс
Последовательный вход
Цифровая логика
В начало темы

Конспект лекций по БЦВУиМ, 2007Диаграмма работы регистраВременная диаграмма работы 4х разрядного сдвигового регистра ttttttQ0(t)Q1(t)Q2(t)Q3(t)СинхроимпульсПоследовательный входЦифровая логикаВ начало

Слайд 33Конспект лекций по БЦВУиМ, 2007


J
R

Q
C
S
K
Регистр с параллельным

входом


T

J
R Q
C
S
K


T

J
R Q
C
S
K


T

J
R Q
C
S
K


T

1


&


&


&


&


Q0

Q1

Q2

Q3

Установка в «0»

Синхроимпульс

Запись

D0

D1

D2

D3

.

.

.

.

.

.

.

.

.

.

.

.

.

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007JR       QCSK

Слайд 34Конспект лекций по БЦВУиМ, 2007

основного элемента в арифметических устройствах
буферной

памяти
элемента задержки на n тактов
преобразователя последовательных кодов в
параллельные и

наоборот
делителя частоты
закольцованного распределителя импульсов

C1
C2 1
V1
V2 2
D1
D2 4
D4
D8 8


Микросхема ИР1


RC

Микросхема ИР1 применяется в качестве :

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007основного элемента в арифметических устройствах 	буферной памятиэлемента задержки на n тактовпреобразователя последовательных кодов

Слайд 35Конспект лекций по БЦВУиМ, 2007

Буферные схемы
Схемы с открытым коллектором
Схемы с

тремя состояниями
Цифровая логика
В начало темы

Конспект лекций по БЦВУиМ, 2007Буферные схемыСхемы с открытым коллекторомСхемы с тремя состояниямиЦифровая логикаВ начало темы

Слайд 36Конспект лекций по БЦВУиМ, 2007










Монтажное ИЛИ








2И-НЕ

Схемы с открытым коллектором






Ek
Выход


Входы
&

&





Ek
A
B
C
D
F=(A.B)+(C.D)
Выходы двух

и более схем с открытым коллектором можно объединять в монтажное

ИЛИ, чего нельзя делать без открытого коллектора.


ТТЛ схемы со свободным (открытым) коллектором обычно работают с согласующим резистором 1-2 кОм.


.

.

.

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007Монтажное ИЛИ2И-НЕСхемы с открытым коллекторомEkВыходВходы&&EkABCDF=(A.B)+(C.D)Выходы двух и более схем с открытым коллектором можно

Слайд 37Конспект лекций по БЦВУиМ, 2007


Схемы с тремя состояниями






T1
T2
Выход
Eп
.
.
.
.
.
Вход
управления
Вход
данных
Сопротивление на выходе

– очень высокое
Цифровая логика
В начало темы

Конспект лекций по БЦВУиМ, 2007Схемы с тремя состояниямиT1T2ВыходEп.....ВходуправленияВходданныхСопротивление на выходе – очень высокоеЦифровая логикаВ начало темы

Слайд 38Конспект лекций по БЦВУиМ, 2007





Счётчик
Счётчик – последовательная схема, производящая подсчёт

импульсов, поступающих на его вход и фиксацию результата в определённом

коде.

Способ записи
информации в счётчик

Способ организации
сигналов переноса

Направление
счёта

Модуль
счёта

Синхронные – подсчёт импульсов осуществляется только при наличии сигналов синхронизации

Асинхронные – не зависят от синхроимпульса

С последовательным переносом

С параллельным (ускоренным) переносом

Суммирующее

Вычитающее

Реверсивное

2

не 2

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007СчётчикСчётчик – последовательная схема, производящая подсчёт импульсов, поступающих на его вход и фиксацию

Слайд 39Конспект лекций по БЦВУиМ, 2007


Микросхема ИЕ2
J
C

Q
K
R0
R9

T
J
C

Q
K
R0
R9


T

J
C Q
K
R0
R9


T

R
C Q
&
S
R0
R9


T

.

C2

.

.

.

.

.

.

.

C1

Q1
Q2
Q3

Q4

&


&


.

R0 (1)
R0 (2)

R9 (1)
R9 (2)

A

B

C

D

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007Микросхема ИЕ2JC       QKR0R9

Слайд 40Конспект лекций по БЦВУиМ, 2007




Режимы работы ИЕ2
Двоично-десятичный. Вход C2 внешне

соединён с выходом Q1. Счётные импульсы поступают на C1.
Деление выходного

импульса на 10 со скважностью 2. Выход Q4 внешне соединен со входом С1, входные счетные импульсы подаются на С2. Требуемый сигнал снимается с выхода Q1.

Деление на 2 и 5. Внешних соединений не требуется. Триггер А используется как двоичный элемент для деления на 2, вход С2 — для деления на 5. Оба счетчика работают независимо.

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007Режимы работы ИЕ2Двоично-десятичный. Вход C2 внешне соединён с выходом Q1. Счётные импульсы поступают

Слайд 41Конспект лекций по БЦВУиМ, 2007

Сумматор
Сумматоры – комбинационные устройства функционального назначения,

предназначенные для сложения двух двоичных чисел.
Сумматоры по модулю 2 (исключающее

ИЛИ)

Полусумматоры (2 одноразрядных двоичных числа)

Полный сумматор (устройство, суммирующее 2 N-разрядных двоичных числа)

Микросхемы:

ИМ1: полный 1-разрядный сумматор комбинационного типа. Реализует функцию суммирования 3-х входных переменных.

ИМ3: полный 4-разрядный сумматор с последовательным переносом.

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007СумматорСумматоры – комбинационные устройства функционального назначения, предназначенные для сложения двух двоичных чисел.Сумматоры по

Слайд 42Конспект лекций по БЦВУиМ, 2007

Микросхема ИМ1




Цифровая логика
В начало темы

Конспект лекций по БЦВУиМ, 2007Микросхема ИМ1Цифровая логикаВ начало темы

Слайд 43Конспект лекций по БЦВУиМ, 2007

Микросхема ИМ3

Цифровая логика
В начало темы

Конспект лекций по БЦВУиМ, 2007Микросхема ИМ3Цифровая логикаВ начало темы

Слайд 44Конспект лекций по БЦВУиМ, 2007



Дешифратор
Дешифратор (decoder) – кодирующее устройство, преобразующее

двоичный код в унарный (из всех m выходов дешифратора активный

уровень имеется только на одном, а именно на том, номер которого равен поданному на вход двоичному числу).


1
2
4
E


0
1
2
3
4
5
6
7

a1
a2
a3

enable

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7


a1
a2
a3
a4

enable

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9

1
2
4
8
E

0
1
2
3
4
5
6
7
8
9

Полный дешифратор

Неполный шифратор

DC

DC

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007ДешифраторДешифратор (decoder) – кодирующее устройство, преобразующее двоичный код в унарный (из всех m

Слайд 45Конспект лекций по БЦВУиМ, 2007


Дешифратор 5в31 на основе 3в7

1
2
4
E
0
1
2
3
4
5
6
7

1
2
4
E
0
1
2
3
4
5
6
7

1
2
4
E
0
1
2
3
4
5
6
7

1
2
4
E
0
1
2
3
4
5
6
7

1
2

E
0
1
2
3
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
a1
a2
a3
a4
a5
.
.
.
.
.
.
.
.
.
.
.
.
DC
DC
DC
DC
DC
(наращивание разрядности)
Цифровая

логика
В начало темы

Конспект лекций по БЦВУиМ, 2007Дешифратор 5в31 на основе 3в7124E01234567124E01234567124E01234567124E0123456712E0123012345678910111213141516171819202122232425262728293031a1a2a3a4a5............DCDCDCDCDC(наращивание разрядности)Цифровая логикаВ начало темы

Слайд 46Конспект лекций по БЦВУиМ, 2007

Серии микросхем дешифраторов
Дешифраторы, выпускаемые в виде

отдельных микросхемах, имеют буквенное обозначение ИД.
К564ИД5 – специальный дешифратор для

подключения ЖК 7-сегментного индикатора.

К561ИД1 – универсальный дешифратор, применяется для преобразования входного четырехразрядного двоично-десятичного кода в десятичный или четырехразрядного в октальный.

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007Серии микросхем дешифраторовДешифраторы, выпускаемые в виде отдельных микросхемах, имеют буквенное обозначение ИД.К564ИД5 –

Слайд 47Конспект лекций по БЦВУиМ, 2007

Шифратор
Шифратор (encoder) – устройство с функцией,

обратной дешифратору.


1
2
4
0
1
2
3
4
5
6
7
A1
A2
A3
X0
X1
X2
X3
X4
X5
X6
X7
CD
К155ИВ1 – 8-входовый приоритетный шифратор.



EO
GS

A0
A1
A2
PRCD









a0
a1
a2
a3
a4
a5
a6
a7
EI





Цифровая логика
В начало темы

Конспект лекций по БЦВУиМ, 2007ШифраторШифратор (encoder) – устройство с функцией, обратной дешифратору.12401234567A1A2A3X0X1X2X3X4X5X6X7CDК155ИВ1 – 8-входовый приоритетный шифратор.EOGSA0A1A2PRCDa0a1a2a3a4a5a6a7EI Цифровая

Слайд 48Конспект лекций по БЦВУиМ, 2007


Мультиплексор
Мультиплексор — функциональный узел, осуществляющий подключение

одного из нескольких входов данных к выходу.

A1
A2

D0
D1
D2
D3

E
MS
Y


Адрес



Данные


Разрешение
Мультиплексоры 4—1, 8—1,

16—1 выпускаются в составе многих серий и имеют буквенный код КП.

Цифровая логика

В начало темы

Конспект лекций по БЦВУиМ, 2007МультиплексорМультиплексор — функциональный узел, осуществляющий подключение одного из нескольких входов данных к выходу.

Слайд 49Конспект лекций по БЦВУиМ, 2007
БЦВУиМ



Содержание: Память
Память
Запоминающие устройства

Адресация по принципу линейной

выборки
Адресация по принципу совпадения токов

ОЗУ

ПЗУ

Полупроводниковые ПЗУ
Блок-схема ПЗУ
Статическое ОЗУ
Динамическое ОЗУ
Динамическая ячейка

памяти










Содержание

Конспект лекций по БЦВУиМ, 2007БЦВУиМСодержание: ПамятьПамятьЗапоминающие устройстваАдресация по принципу линейной выборкиАдресация по принципу совпадения токовОЗУПЗУПолупроводниковые ПЗУБлок-схема ПЗУСтатическое

Слайд 50Конспект лекций по БЦВУиМ, 2007

Память
Память
Запоминающие устройства




ПЗУ
Постоянные запоминающие устройства
ОЗУ
Оперативные запоминающие устройства
Программируемые

при изготовлении (с масочным программированием)
Программируемые пользователем перед эксплуатацией (ППЗУ)
Программируемые пользователем

во время эксплуатации

Напряжением

Ультрафиолетом

Прожигаемые

Статические. 1 триггер хранит 1 бит, выгодны для малых объёмов памяти

Динамические. Используется меньше элементов, потребляется меньше энергии, но необходимо постоянное обновление

В начало темы

Конспект лекций по БЦВУиМ, 2007ПамятьПамятьЗапоминающие устройстваПЗУПостоянные запоминающие устройстваОЗУОперативные запоминающие устройстваПрограммируемые при изготовлении (с масочным программированием)Программируемые пользователем перед

Слайд 51Конспект лекций по БЦВУиМ, 2007


Постоянное запоминающее устройство
Память
Дешифратор
адреса
памяти
Матрица
памяти
MxN
Выходной
буферный
усилитель




P входов
N=2P адресов
M разрядов

выходного слова для каждого из N входов

В начало темы

Конспект лекций по БЦВУиМ, 2007Постоянное запоминающее устройствоПамятьДешифраторадресапамятиМатрицапамятиMxNВыходнойбуферныйусилительP входовN=2P адресовM разрядов выходного слова для каждого из N входовВ

Слайд 52Конспект лекций по БЦВУиМ, 2007

Полупроводниковые ПЗУ
Память
Полупроводниковые ПЗУ
Статические
Динамические
Требуют цикла регенерации информации
Не

требуют обновления информации
Биполярные
МОП
Высокое быстродействие, нагрузочная способность
Низкое потребление, компактность
p-МОП
n-МОП
К-МОП
Экономичнее
Быстродействие, близкое к

биполярным

Быстродействие, низкое потребление, но высокая стоимость

В начало темы

Конспект лекций по БЦВУиМ, 2007Полупроводниковые ПЗУПамятьПолупроводниковые ПЗУСтатическиеДинамическиеТребуют цикла регенерации информацииНе требуют обновления информацииБиполярныеМОПВысокое быстродействие, нагрузочная способностьНизкое потребление,

Слайд 53Конспект лекций по БЦВУиМ, 2007

Блок схема ПЗУ
Память

Буфер адреса
и дешифратор

адреса
1из32
A0 A1 A2 A3 A4

Программируемая


матрица
32x8 бит


Выходные буферы

B0 B7

CS

(Выбор кристалла)


Блок схема ПЗУ типа 7488 TTL емкостью 256 бит


CS=1
Третье состояние

В начало темы

Конспект лекций по БЦВУиМ, 2007Блок схема ПЗУПамятьБуфер адреса и дешифратор адреса 1из32A0  A1  A2

Слайд 54Конспект лекций по БЦВУиМ, 2007


Принцип адресации: Линейная выборка
Память

В начало темы

Конспект лекций по БЦВУиМ, 2007Принцип адресации: Линейная выборкаПамятьВ начало темы

Слайд 55Конспект лекций по БЦВУиМ, 2007


Принцип адресации: Совпадение токов
Память


Матрица памяти типа

X-Y с адресацией по принципу совпадения токов на МОП –

транзисторных элементах связи.


Отдельная матрица X-Y для ПЗУ с адресацией по принципу совпадения токов.


В начало темы

Конспект лекций по БЦВУиМ, 2007Принцип адресации: Совпадение токовПамятьМатрица памяти типа X-Y с адресацией по принципу совпадения токов

Слайд 56Конспект лекций по БЦВУиМ, 2007



Оперативное запоминающее устройство
Память
Оперативные запоминающие устройства используются

для хранения данных, изменяющихся в процессе работы системы.
В статических ОЗУ

для хранения 1 бит информации используется отдельный триггер, и эта информация сохраняется пока есть питание.
Выгодно для малых объёмов памяти

В динамических ОЗУ информация хранится в виде электрических зарядов емкости затвор-подложка МОП – транзистора. Информация хранится несколько миллисекунд, периодическая подзарядка ёмкости (регенерация).
Меньшее количество элементов на бит запоминаемой информации
Более высокое быстродействие
Меньшее потребление

В начало темы

Конспект лекций по БЦВУиМ, 2007Оперативное запоминающее устройствоПамятьОперативные запоминающие устройства используются для хранения данных, изменяющихся в процессе работы

Слайд 57Конспект лекций по БЦВУиМ, 2007

Статическое ОЗУ
Память


Статическое
ОЗУ Nx1 бит



Адресные линии


Линия чтения/записи

Выбор

кристалла
(3-е состояние)
.
.
.
.
.

Линия вывода



Линия ввода
Технологии производства полупроводниковых ОЗУ:
ТТЛ
ЭСЛ
МОП
Адресация по принципу:
Линейной выборки
Совпадения

токов

В начало темы

Конспект лекций по БЦВУиМ, 2007Статическое ОЗУПамятьСтатическоеОЗУ Nx1 битАдресные линииЛиния чтения/записиВыбор кристалла(3-е состояние).....Линия выводаЛиния вводаТехнологии производства полупроводниковых ОЗУ:ТТЛЭСЛМОПАдресация

Слайд 58Конспект лекций по БЦВУиМ, 2007

Динамическое ОЗУ
Память


Динамическое
ОЗУ NxM бит

.
.
.
.
.

Линии вывода



Линии ввода
.
.
.
.
.
.
.
.
.
.



Адресные

линии


Линия чтения/записи

Линия предв. зарядки
Выбор кристалла

M – длина слова

В начало темы

Конспект лекций по БЦВУиМ, 2007Динамическое ОЗУПамятьДинамическоеОЗУ NxM бит.....Линии выводаЛинии ввода..........Адресные линииЛиния чтения/записиЛиния предв. зарядкиВыбор кристаллаM – длина

Слайд 59Конспект лекций по БЦВУиМ, 2007


Динамическая ячейка памяти
Память

В начало темы

Конспект лекций по БЦВУиМ, 2007Динамическая ячейка памятиПамятьВ начало темы

Слайд 60Конспект лекций по БЦВУиМ, 2007
БЦВУиМ

Содержание: АЦП и ЦАП
АЦП и ЦАП
АЦ

и ЦА преобразования

АЦП

Теорема Котельникова

ЦАП





Содержание

Конспект лекций по БЦВУиМ, 2007БЦВУиМСодержание: АЦП и ЦАПАЦП и ЦАПАЦ и ЦА преобразованияАЦПТеорема КотельниковаЦАПСодержание

Слайд 61Конспект лекций по БЦВУиМ, 2007



АЦ и ЦА преобразования
АЦП и ЦАП
Микросхемы

преобразователей сигналов по сравнению с цифровыми микросхемами имеют следующие особенности:

высокую

точность и стабильность I/O характеристик в широком диапазоне температур
сравнительно большое число контролируемых параметров в технологическом цикле производства, при контроле готовых схем, механических и климатических испытаниях
высокое требование к контрольно–измерительной аппаратуре по точности и производительности при проверке статических и динамических параметров.

Микросхемы АЦП

К1107ПВ
К572ПВ
К1113ПВ

Цифровая форма передачи сигнала может обеспечивать:

Более высокую помехоустойчивость при передаче сигнала
Независимость от времени и влияния изменений в окружающей среде (t0, влажность, p)
Возможность построения аппаратуры с использованием последних достижений техники, обеспечивающих компактность, экономичность и гибкость работы аппаратуры.

Микросхемы ЦАП

К594ПА1
К1108ПА
К1118ПА
К572ПА

В начало темы

Конспект лекций по БЦВУиМ, 2007АЦ и ЦА преобразованияАЦП и ЦАПМикросхемы преобразователей сигналов по сравнению с цифровыми микросхемами

Слайд 62Конспект лекций по БЦВУиМ, 2007


Аналого-цифровой преобразователь
АЦП и ЦАП
АЦП – устройство,

преобразующее входную аналоговую величину в соответствующий ей цифровой эквивалент –

код, являющийся выходным сигналом преобразователя.

Классификация АЦП

Последовательные АЦП со ступенчатым пилообразным напряжением
АЦП последовательных приближений
Интегрирующие АЦП
Параллельные АЦП
Последовательно–параллельные АЦП

В начало темы

Конспект лекций по БЦВУиМ, 2007Аналого-цифровой преобразовательАЦП и ЦАПАЦП – устройство, преобразующее входную аналоговую величину в соответствующий ей

Слайд 63Конспект лекций по БЦВУиМ, 2007


Аналого-цифровое преобразование
АЦП и ЦАП

8
7
6
5
4
3
2
1
0
Уровни квантования
Время
Тактовый интервал
t0

t1 t2

t3 t4 t5 t6 t7 t8


Дискретизация по времени

Квантование по уровню

Кодирование





В начало темы

Конспект лекций по БЦВУиМ, 2007Аналого-цифровое преобразованиеАЦП и ЦАП876543210Уровни квантованияВремяТактовый интервалt0     t1

Слайд 64Конспект лекций по БЦВУиМ, 2007


Теорема Котельникова
АЦП и ЦАП
Если сигнал имеет

ограниченный спектр, т.е. все его частотные составляющие не больше, чем

Fmax, то для восстановления аналогового сигнала из последовательности дискретных значений тактовый интервал должен удовлетворять условию:
T

2.Fmax

1

В начало темы

Конспект лекций по БЦВУиМ, 2007Теорема КотельниковаАЦП и ЦАПЕсли сигнал имеет ограниченный спектр, т.е. все его частотные составляющие

Слайд 65Конспект лекций по БЦВУиМ, 2007

Цифро-аналоговый преобразователь
АЦП и ЦАП
ЦАП – устройство,

преобразующее входное сообщение из цифровой формы сообщения в аналоговую.
Классификация

ЦАП

По принципу действия или способу формирования выходного сигнала

По роду выходного сигнала

По полярности выходного сигнала

По характеру опорного сигнала

С суммированием напряжений
С делением напряжения
С суммированием токов

С токовым выходом
С потенциальным выходом
С резистивным выходом

Униполярные
Биполярные

С постоянным опорным сигналом
С изменяющимся опорным сигналом

В начало темы

Конспект лекций по БЦВУиМ, 2007Цифро-аналоговый преобразовательАЦП и ЦАПЦАП – устройство, преобразующее входное сообщение из цифровой формы сообщения

Слайд 66Конспект лекций по БЦВУиМ, 2007
Ii=I0.2-i


Структура ЦАП
АЦП и ЦАП
Uоп







R
R
R
2R
2R
2R
2R
I1
I2
I3
I0
Резистор I разряда
Резистор

II разряда
Резистор III разряда
.
.
.
.
.
.
В начало темы

Конспект лекций по БЦВУиМ, 2007Ii=I0.2-iСтруктура ЦАПАЦП и ЦАПUопRRR2R2R2R2RI1I2I3I0Резистор I разрядаРезистор II разрядаРезистор III разряда......В начало темы

Слайд 67Конспект лекций по БЦВУиМ, 2007

Содержание: МП – В общих чертах
Микропроцессор
Содержание
БЦВУиМ
Управление

процессами

Структурная схема БЦВУ

Работа программы с ОЗУ

Типичная схема процессора

Свойства БЦВУ






Классификация основных

МП средств

Содержание: МП – Архитектура и Интерфейс





Структурная организация БЦВУ



Продолжение:

Конспект лекций по БЦВУиМ, 2007Содержание: МП – В общих чертахМикропроцессорСодержаниеБЦВУиМУправление процессамиСтруктурная схема БЦВУРабота программы с ОЗУТипичная схема

Слайд 68Конспект лекций по БЦВУиМ, 2007
ЛА






Структурная организация БЦВУ
Микропроцессор
Бортовые Цифровые Вычислительные Системы

предназначены для:

Решения пилотажно-навигационных задач
Обеспечения работы РЛС (радиолокационных средств)
Измерения координат
Организации связи
Контроля

бортовых систем
Контроля отображения информации
и т.д.

Датчики
информации

АЦП

Процессор

ЦАП

Исполняющие
устройства





БЦВУ




В начало темы

Конспект лекций по БЦВУиМ, 2007ЛАСтруктурная организация БЦВУМикропроцессорБортовые Цифровые Вычислительные Системы предназначены для:Решения пилотажно-навигационных задачОбеспечения работы РЛС (радиолокационных

Слайд 69Конспект лекций по БЦВУиМ, 2007



Управление процессами
Микропроцессор
Круговая последовательность
Круговая последовательность с прерыванием
Приоритетное

планирование
Планирование конечного срока, к которому должно быть завершено выполнение каждой

задачи

Для синхронизации работы с памятью используются 2 подхода:

Выделяются участки программ, в которых задача не может быть прервана
Блокировка (перед получением доступа к данным, программа запрашивает на это право у Операционной системы)

В начало темы

Конспект лекций по БЦВУиМ, 2007Управление процессамиМикропроцессорКруговая последовательностьКруговая последовательность с прерываниемПриоритетное планированиеПланирование конечного срока, к которому должно быть

Слайд 70Конспект лекций по БЦВУиМ, 2007

БЦВУ











Структурная схема БЦВМ
Микропроцессор
АЛУ
УУ
РОН
Процессор
ОЗУ
ПЗУ
Память
ПКН
ПНК
Устройство
ввода/вывода
Объект управления
Арифметико-логическое устройство
Устройство управления
Регистр

общего назначения
Преобразователь «Напряжение-Код»
Преобразователь
«Код-Напряжение»
В начало темы

Конспект лекций по БЦВУиМ, 2007БЦВУСтруктурная схема БЦВММикропроцессорАЛУУУРОНПроцессорОЗУПЗУПамятьПКНПНКУстройствоввода/выводаОбъект управленияАрифметико-логическое устройствоУстройство управленияРегистр общего назначенияПреобразователь «Напряжение-Код»Преобразователь «Код-Напряжение»В начало темы

Слайд 71Конспект лекций по БЦВУиМ, 2007

Работа программы с ОЗУ
Микропроцессор
В начало темы

Конспект лекций по БЦВУиМ, 2007Работа программы с ОЗУМикропроцессорВ начало темы

Слайд 72Конспект лекций по БЦВУиМ, 2007



Типичная схема процессора
Микропроцессор
Регистр адресов
Регистр данных
АЛУ
Аккумулятор
Регистр состояния
Регистр

команд
Счётчик команд
Устройство
управления и
синхронизации
+1
Начальный адрес
Адрес следующей
команды
Код операции
Пуск
Адрес команды
Адрес

операнда

ЗУ





Адрес

Чтение операнд

Запись операнд

В начало темы

Конспект лекций по БЦВУиМ, 2007Типичная схема процессораМикропроцессорРегистр адресовРегистр данныхАЛУАккумуляторРегистр состоянияРегистр командСчётчик командУстройство управления и синхронизации+1Начальный адресАдрес следующей

Слайд 73Конспект лекций по БЦВУиМ, 2007


Свойства БЦВУ
Микропроцессор
ЗУ



АЛУ
УУ
У ввода
У вывода
У вв





МП





1) Модульная

организация – построение систем на основе набора модулей, конструктивно, функционально

и электрически законченных устройств, самостоятельно решающих определённые задачи.

2) Магистральность – способ обмена информацией внутри и между модулей с помощью упорядоченных связей, объединяющих входные и выходные линии отдельных элементов.

3) Микропрограммируемость – способ организации управления для возможности переориентации системы за счёт возможной смены микропрограммы.

В начало темы

Конспект лекций по БЦВУиМ, 2007Свойства БЦВУМикропроцессорЗУАЛУУУУ вводаУ выводаУ ввМП1) Модульная организация – построение систем на основе набора

Слайд 74Конспект лекций по БЦВУиМ, 2007

Классификация основных МП средств
Микропроцессор
Микро ЭВМ –

конструктивно завершённая МПС, имеющая устройство связи с внешними устройствами, устройство

управления, комплект программного обеспечения.

Микро контроллер – устройство, выполняющее функции логического анализа и управления (необходим винчестеру, дисководу, принтеру).

Микропроцессорный комплект интегральных схем – совокупность микропроцессорных БИС и других ИС.

В начало темы

Конспект лекций по БЦВУиМ, 2007Классификация основных МП средствМикропроцессорМикро ЭВМ – конструктивно завершённая МПС, имеющая устройство связи с

Слайд 75Конспект лекций по БЦВУиМ, 2007
БЦВУиМ

Содержание: МП – Архитектура и Интерфейс
Микропроцессор
Регистры

микропроцессорных систем (МПС)

Команды

Интерфейс

Порты

Обмен информацией между МП и внешней средой






Микропроцессорные комплекты

(МПК)

16-разрядный МП

Выводы МП







Содержание

Микропроцессор КР580ВМ80А



Конспект лекций по БЦВУиМ, 2007БЦВУиМСодержание: МП – Архитектура и ИнтерфейсМикропроцессорРегистры микропроцессорных систем (МПС)КомандыИнтерфейсПортыОбмен информацией между МП и

Слайд 76Конспект лекций по БЦВУиМ, 2007

Микропроцессор КР580ВМ80А
Микропроцессор
КР580ВМ80А
8-разрядный МП
Центральный процессорный элемент параллельной

обработки данных
Реализован на 1 кристалле БИС по n-МОП технологии
Содержит ~5000

транзисторов
Количество выводов – 40
Рабочая частота FT = 2 МГц
Питание UП: +5 V, -12 V, -5 V
Характерно-однозначно определённая архитектура
Система команд (78 команд)
Отсутствие возможности аппаратного наращивания разрядности данных
Время команд ~ 2…9 мксек

КР580ВМ80А



Структурная схема далее

В начало темы

Конспект лекций по БЦВУиМ, 2007Микропроцессор КР580ВМ80АМикропроцессорКР580ВМ80А8-разрядный МПЦентральный процессорный элемент параллельной обработки данныхРеализован на 1 кристалле БИС по

Слайд 77Конспект лекций по БЦВУиМ, 2007

Структурная схема КР580ВМ80А
Микропроцессор
В начало темы

Конспект лекций по БЦВУиМ, 2007Структурная схема КР580ВМ80АМикропроцессорВ начало темы

Слайд 78Конспект лекций по БЦВУиМ, 2007


Обозначения на схеме
Микропроцессор
ША – Шина Адресов

– 16-разрядная
ШД – Шина Данных – 8-разрядная шина для ввода/вывода

данных в/из процессора
ВШД - Обмен информацией внутри МП осуществляется по Внутренней 8-разрядной Шине Данных с помощью 8-разрядного мультиплексора.
ШУ – Шина Управления – 12-разрядная
БД – Буфер Данных
БА – Буфер Адреса

В начало темы

Конспект лекций по БЦВУиМ, 2007Обозначения на схемеМикропроцессорША – Шина Адресов – 16-разряднаяШД – Шина Данных – 8-разрядная

Слайд 79Конспект лекций по БЦВУиМ, 2007


Обозначения на схеме
Микропроцессор
УУ – Управляющее Устройство

– управляет работой АЛУ, БРГ и других компонентов.
Функции УУ:
Выработка команд

программы в нужной последовательности, их дешифрация и обработка полей команд.
Управление выполнением операций.
Синхронизация работы отдельных блоков МП.

РК – Регистр Команд – предназначен для хранения кода операций (I-й байт команды) той команды, адрес которой установлен в Счётчике Команд.
ДШК – Дешифратор Команды – осуществляет дешифрацию команды (определяет тип выполняемой операции.
БУС – Блок Управления Синхронизацией – Вырабатывает необходимую последовательность управляющих сигналов. Предназначен для управления и синхронизации как внутри МП (УВ), так и других внешних устройств (ШУ).

В начало темы

Конспект лекций по БЦВУиМ, 2007Обозначения на схемеМикропроцессорУУ – Управляющее Устройство – управляет работой АЛУ, БРГ и других

Слайд 80Конспект лекций по БЦВУиМ, 2007


Обозначения на схеме
Микропроцессор
АЛУ – Арифметико-Логическое Устройство

– для выполнения арифметических операций (сложение, вычитание, И, ИЛИ, исключающее

ИЛИ, и сдвиги).
БР - Буферный Регистр
А – Аккумулятор – Специальный регистр для временного хранения операндов или промежуточных результатов при выполнении арифметических и логических операций в АЛУ.
F – Флаги – Набор триггеров, устанавливающихся в 0 или 1 в зависимости от того или иного признака результата предыдущей операции.






ДК – Десятичная Коррекция

В начало темы

Конспект лекций по БЦВУиМ, 2007Обозначения на схемеМикропроцессорАЛУ – Арифметико-Логическое Устройство – для выполнения арифметических операций (сложение, вычитание,

Слайд 81Конспект лекций по БЦВУиМ, 2007


Обозначения на схеме
Микропроцессор
БУС – Блок Управления

Синхронизацией – Вырабатывает необходимую последовательность управляющих сигналов. Предназначен для управления

и синхронизации как внутри МП (УВ), так и других внешних устройств (ШУ).
БРГ – Блок Регистров.
МПЛ – Мультиплексор.
W и Z – недоступные регистры.
РА – Регистр Адресов – 16-разрядный регистр для хранения адреса ячейки ОЗУ, из которой нужно считать или записать программу.
СК – Счётчик Команд – 16-разрядный регистр, указывающий адрес очередной команды (после чтения команды значение в СК увеличивается на 1).
УС – указатель стэка – специально програмно – доступный 16-разрядный регистр. В нём пользователь определяет адрес ячеек ОЗУ, где находится СТЭК.
РОН – Регистры Общего Назначения – В РОН входят 6 8-разрядных регистров: B, C, D, E, H, L. РОН выполняют роль сверхоперативного ОЗУ.
СВРГ – Схема Выбора Регистров

В начало темы

Конспект лекций по БЦВУиМ, 2007Обозначения на схемеМикропроцессорБУС – Блок Управления Синхронизацией – Вырабатывает необходимую последовательность управляющих сигналов.

Слайд 82Конспект лекций по БЦВУиМ, 2007



Регистры МПС
Микропроцессор
B
C
D
D
E
H
H
L
УС
000 B
001 C
010 D
011 E
100

H
101 L
111 A
F
СК
A
F
PSW
РД
РУ
Внутренние Регистры
Внешние Регистры
Память
Устройства I/O
0000
0001
0002
*
*
*
*
*
*
FFFD
FFFE
FFFF
00
*
*
*
FF
00
*
*
*
FF
Вывод
Ввод
216=65536(-1)
В начало темы

Конспект лекций по БЦВУиМ, 2007Регистры МПСМикропроцессорBCDDEHHLУС000 B001 C010 D011 E100 H101 L111 AFСКAFPSWРДРУВнутренние РегистрыВнешние РегистрыПамятьУстройства I/O000000010002******FFFDFFFEFFFF00***FF00***FFВыводВвод216=65536(-1)В начало

Слайд 83Конспект лекций по БЦВУиМ, 2007



Команды
Микропроцессор
Существуют команды трёх форматов:

1 байт 2 байта 3

байта
HLT MVI A, 41 JMP 1 26
Адрес

Программа – последовательность команд, поочерёдно выполняющихся

микропроцессором.

Команда – инструкция, под воздействием которой выполняется какая-либо машинная операция.

Также команды делятся на 6 групп:

Пересылка Обращение подпрограммы
Обработка данных Ввод/Вывод
Передача управления Специальные

В начало темы

Конспект лекций по БЦВУиМ, 2007КомандыМикропроцессорСуществуют команды трёх форматов:1 байт				2 байта			3 байтаHLT				MVI A, 41		JMP 1 26АдресПрограмма – последовательность

Слайд 84Конспект лекций по БЦВУиМ, 2007

Команды
Микропроцессор
Пересылка – обеспечивает простую пересылку данных

без обработки:
а) с обращением к регистрам
б) с обращением к памяти

Обработка

данных – обеспечивает выполнение операций над данными. При этом, один из операндов должен быть в аккумуляторе, а другой может быть в одном из РОНов либо в ячейке памяти, адрес которой именно в АШ или в 2-х байтовой команде. Результат выполнения команды помещается в аккумулятор.


Также команды делятся на 6 групп:

Пересылка Обращение подпрограммы
Обработка данных Ввод/Вывод
Передача управления Специальные

В начало темы

Конспект лекций по БЦВУиМ, 2007КомандыМикропроцессор	Пересылка – обеспечивает простую пересылку данных без обработки:а) с обращением к регистрамб) с

Слайд 85Конспект лекций по БЦВУиМ, 2007

Команды
Микропроцессор
Передача управления – эта команда безусловного

и условного переходов на основе анализа признаков или флагов. Назначение

этой группы – изменить нормальный ход команд.

Обращение подпрограммы – обеспечивает передачу управления с сохранением информации в том месте, в котором произошла передача, а также возврат управления под программу в исходной программе с восстановлением в состав исходной команды.

Ввод/вывод – обеспечивает обмен между микропроцессором и портами. Прием и передача данных происходит только через аккумулятор.

Специальные – группа однобайтовых команд для управления управляющих операций над самим микропроцессором.

В начало темы

Конспект лекций по БЦВУиМ, 2007КомандыМикропроцессор	Передача управления – эта команда безусловного и условного переходов на основе анализа признаков

Слайд 86Конспект лекций по БЦВУиМ, 2007

Интерфейс
Микропроцессор
Интерфейс – комплекс средств унифицированного сопряжения

компонентов МПС, включающей аппаратные средства.
Интерфейс
Внутри МП
Внутренний
Внешний
Организует сопряжение МПС с внешними

устройствами:
Дешифрация адресов устройств
Дешифрация кода команд
Синхронизация обмена информацией
Согласование формата слов
Электрическое согласование сигналов

Физический

Совокупность шин и электрических схем, либо БИС с программно-управляемой функцией

ИФ микропроцессора
ИФ памяти
ИФ ввода/вывода
ИФ связи с объектом управления


В начало темы

Конспект лекций по БЦВУиМ, 2007ИнтерфейсМикропроцессорИнтерфейс – комплекс средств унифицированного сопряжения компонентов МПС, включающей аппаратные средства.ИнтерфейсВнутри МПВнутреннийВнешнийОрганизует сопряжение

Слайд 87Конспект лекций по БЦВУиМ, 2007


Порты ввода/вывода
Микропроцессор
МПС



А Д У
ПВВ1
ПВВ2
ПВВN
ВУ1
ВУ2
ВУN



Порты ввода/вывода –

блоки, задачей которых является взаимодействие между МПС и внешней средой.
В

начало темы
Конспект лекций по БЦВУиМ, 2007Порты ввода/выводаМикропроцессорМПСА Д УПВВ1ПВВ2ПВВNВУ1ВУ2ВУNПорты ввода/вывода – блоки, задачей которых является взаимодействие между МПС

Слайд 88Конспект лекций по БЦВУиМ, 2007


Типичная схема включения портов
Микропроцессор
RG1
Порт вывода
RG2
Порт ввода
ША
ШД
ШУ
Дешифратор

&


у1
&





.
.
.
.
Ввод
Вывод
Выбор порта


к ВУ
от ВУ
у2
Управляющий сигнал
В начало темы

Конспект лекций по БЦВУиМ, 2007Типичная схема включения портовМикропроцессорRG1Порт выводаRG2Порт вводаШАШДШУДешифратор &у1 &....ВводВыводВыбор портак ВУот ВУу2Управляющий сигналВ начало

Слайд 89Конспект лекций по БЦВУиМ, 2007

Обмен информацией между МП и внешней

средой
Микропроцессор
Способы обмена данных
3. Прямой доступ к памяти
1. Программно управляемая передача

данных – это обмен данных между МП и ВУ, когда используется специальная команда. По этой команде ВУ подсоединяется к адресной шине через интерфейсные блоки. МП адресуется к ВУ как к обычным ячейкам памяти либо как к специальным портам ввода вывода. Этот способ является простым и быстродействующим, так как не учитывается готовность ВУ.
Недостаток – МП в таком режиме при операции ввода/вывода ничего не делает.

1. Программно управляемая передача данных

2. Передача данных с прерыванием программы

В начало темы

Конспект лекций по БЦВУиМ, 2007Обмен информацией между МП и внешней средойМикропроцессорСпособы обмена данных3. Прямой доступ к памяти1.

Слайд 90Конспект лекций по БЦВУиМ, 2007

Обмен информацией между МП и внешней

средой
Микропроцессор
2. Передача данных с прерыванием программы – способность МП прерывать

рабочую программу в ответ на внешнее событие и выполнять другую программу, специально предназначенную для обработки этого события – программу обработки прерывания.
Такие ситуации являются обычными для МПС, работающих в реальном времени с реальными объектами и процессорами, с каналами связи и просто с ВУ с различным быстродействием.
Использование прерывания по готовности порта позволяет включить периодический опрос его состояния. При этом МП освобождается для выполнения других функций.
Прерывание рабочей программы аналогично переходу к другой программе с той разницей, что это происходит не по команде в программе, а по сигналу от ВУ. Этот сигнал называется «запрос на прерывание». От ВУ он попадает на шину управления. Обнаружив запрос на прерывание, МП откладывает выполнение рабочей программы и начинает выполнять программу обработки прерывания, которая заканчивается командой возврата, передающей управление на продолжение выполнения прерванной рабочей программы. Обслуживание прерывания осуществляется при помощи стэка.

Далее

В начало темы

Конспект лекций по БЦВУиМ, 2007Обмен информацией между МП и внешней средойМикропроцессор2. Передача данных с прерыванием программы –

Слайд 91Конспект лекций по БЦВУиМ, 2007

Обмен информацией между МП и внешней

средой
Микропроцессор
Существует два способа идентификации устройств, приславших запрос на прерывание:
1.

Прерывание с программным опросом, т.е. когда основная программа обработки прерывания опрашивает состояние нескольких ВУ и находит то, которое требует обслуживание. Этот способ отличается простотой и минимальным количеством сигналов.

2. Аппаратное прерывание. Этот способ характеризуется тем, что по приходу запроса на прерывание однозначно указывается адрес внешнего устройства, который его прислал.

В начало темы

Конспект лекций по БЦВУиМ, 2007Обмен информацией между МП и внешней средойМикропроцессорСуществует два способа идентификации устройств, приславших запрос

Слайд 92Конспект лекций по БЦВУиМ, 2007

Обмен информацией между МП и внешней

средой
Микропроцессор
3. Прямой доступ к памяти (ПДП) – этот режим необходим

в ходе выполнения рабочей программы для обмена информацией между ВУ и ОЗУ. Такой обмен может осуществляться при посредничестве МП или без него. Возможность исключить МП из процесса, позволяет существенно уменьшить время. Эта возможность обеспечивается специальным устройством.
Преимущество ПДП особенно существенно при использовании быстродействующих ВУ и выполнении программ связанных с большим объемом информации и с коротким алгоритмом.

В начало темы

Конспект лекций по БЦВУиМ, 2007Обмен информацией между МП и внешней средойМикропроцессор3. Прямой доступ к памяти (ПДП) –

Слайд 93Конспект лекций по БЦВУиМ, 2007


МПК 580
Микропроцессор
Микропроцессорный Комплект
ВМ-80А
ГФ-24
ВК-28 (38)
ИР-82 (83)
ВА-86 (87)

БИС ОН (Общего Назначения)
– ГТС (Генератор Тактовых Сигналов)
– СК (Системный

Контроллер)
– БР (Буферный Регистр)
– ШФ (Шинный Формирователь)

ВВ-51

ВВ-55
ВИ-53
ВТ-57
КГ-75
ВВ-79
ВК-91
ВГ-92
ВА-93
ВТ-42
ВР-43

– УСАПП (Универсальный Синхронно-Асинхронный Приёмопередатчик для последовательных устройств ввода-вывода)
– Последовательно-параллельный интерфейс
– Программируемый таймер
– Контроллер ПДП (Прямого Доступа к Памяти)
– Контроллер ЭЛТ (Электронно-Лучевой Трубки)
– КИК (Контроллер Индикации и Клавиатуры)
– КОП (Канал Общего Пользования)
– Контроллер канала общего пользования
– Приёмопередатчик
– КД ОЗУ (Контроллер Доступа ОЗУ)
– Расширение ввода/вывода

В начало темы

Конспект лекций по БЦВУиМ, 2007МПК 580МикропроцессорМикропроцессорный КомплектВМ-80АГФ-24ВК-28 (38)ИР-82 (83)ВА-86 (87)– БИС ОН (Общего Назначения)– ГТС (Генератор Тактовых

Слайд 94Конспект лекций по БЦВУиМ, 2007



МПК 1810
Микропроцессор
МПК 580
МПК 1810
1810 ВМ-86
– ЦП

Генератор Тактовых Сигналов
– Контроллер ПДП
– Системный Контроллер
– Арифметический Сопроцессор
– аналог

Intel I8080
– аналог Intel I8086

ГФ-84
ВН-59
ВТ-88
ВМ-87

В начало темы

Конспект лекций по БЦВУиМ, 2007МПК 1810МикропроцессорМПК 580МПК 18101810 ВМ-86– ЦП– Генератор Тактовых Сигналов– Контроллер ПДП– Системный Контроллер–

Слайд 95Конспект лекций по БЦВУиМ, 2007


Архитектура 16-разрядного МП
Микропроцессор
AH
AL
BH
BL
AH
AL
BH
BL
SP
BP
DE
SI
АЛУ
РП
РВХ
СМА
CS
DS
SS
ES
IP
PO
1
2
3
4
5
6
УШ
16
8
РОК
УМУ
УО
У Сопр
I8086
(1810 ВН86)
В начало

темы

Конспект лекций по БЦВУиМ, 2007Архитектура 16-разрядного МПМикропроцессорAHALBHBLAHALBHBLSPBPDESIАЛУРПРВХСМАCSDSSSESIPPO123456УШ168РОКУМУУОУ СопрI8086(1810 ВН86)В начало темы

Слайд 96Конспект лекций по БЦВУиМ, 2007

Обозначения на схеме
Микропроцессор
Устройство сопряжения обеспечивает

формирование 20-разрядного физического адреса в памяти, выборку команд и операндов

из памяти, организацию очередности команд и запоминания результатов выполнения команд в памяти. Состоит из:

6 РОКов – Регистров Очереди Команд (8-разрядных).
CS, DS, SS, ES – Сегментные регистры (16-разрядные).
IP – Регистр адреса команды (16-разрядный).
РО – Регистр Обмена (16 разрядный)
СМА – Сумматор Адреса (16-разрядный)
УШ – Управление Шиной.

В начало темы

Конспект лекций по БЦВУиМ, 2007Обозначения на схеме МикропроцессорУстройство сопряжения обеспечивает формирование 20-разрядного физического адреса в памяти, выборку

Слайд 97Конспект лекций по БЦВУиМ, 2007

Обозначения на схеме
Микропроцессор
Устройство Обработки предназначено для

выполнения операций по обработке данных. Состоит из:

УМУ – Устройство Микропрограммного

Управления
АЛУ – Арифметико-Логическое Устройство (16 разрядное)
8 РОНов – Регистров Общего Назначения (16 разрядных), где H=High, L=Low.
SP – Регистр Признаков

В начало темы

Конспект лекций по БЦВУиМ, 2007Обозначения на схемеМикропроцессор	Устройство Обработки предназначено для выполнения операций по обработке данных. Состоит из:УМУ

Слайд 98Конспект лекций по БЦВУиМ, 2007


Назначение выводов МП
Микропроцессор
16 разрядов ШД



16 младших

разрядов ША



ША





















ШД мультиплексирована
с 16 младшими разрядами ША
В первом такте

МП выдаёт 16 разрядный адрес
Во втором передаёт или принимает данные


Следовательно, для фиксации адреса на весь цикл необходим регистр-защёлка

В начало темы

Конспект лекций по БЦВУиМ, 2007Назначение выводов МПМикропроцессор16 разрядов ШД16 младших разрядов ШАШАШД мультиплексированас 16 младшими разрядами ША

Слайд 99Конспект лекций по БЦВУиМ, 2007

Выводы МП
Микропроцессор
ША/ШД
ША
CLK
RDY
Test
CLR
HLD
HLD A
WR
Reset
Int A
M/IO
RD
MM/MX
0…16
16…19
Clock
Ready


Захват Шины
Подтверждение захвата

шины


Подтверждение запроса прерывания
MM/MX (Minimum/Maximum)
Режим Minimum: МП сам вырабатывает сигнал управления

для системы. [Для построения небольших устройств, не требующих сопроцессора или больших БИС]

Режим Maximum: Сигнал управления системной шиной вырабатывается контроллером шины
(int 8288 или К1810ВГМ8)

В начало темы

Конспект лекций по БЦВУиМ, 2007Выводы МПМикропроцессорША/ШДШАCLKRDYTestCLRHLDHLD AWRResetInt AM/IORDMM/MX0…1616…19ClockReadyЗахват ШиныПодтверждение захвата шиныПодтверждение запроса прерыванияMM/MX (Minimum/Maximum)Режим Minimum: МП сам

Слайд 100Конспект лекций по БЦВУиМ, 2007


Спасибо за внимание!
Finish
Содержание
БЦВУиМ
Сибирский Государственный Аэрокосмический Университет
имени

академика М. Ф. Решетнёва

Конспект лекций по БЦВУиМ, 2007Спасибо за внимание!FinishСодержаниеБЦВУиМСибирский Государственный Аэрокосмический Университетимени академика М. Ф. Решетнёва

Обратная связь

Если не удалось найти и скачать доклад-презентацию, Вы можете заказать его на нашем сайте. Мы постараемся найти нужный Вам материал и отправим по электронной почте. Не стесняйтесь обращаться к нам, если у вас возникли вопросы или пожелания:

Email: Нажмите что бы посмотреть 

Что такое TheSlide.ru?

Это сайт презентации, докладов, проектов в PowerPoint. Здесь удобно  хранить и делиться своими презентациями с другими пользователями.


Для правообладателей

Яндекс.Метрика