Разделы презентаций
- Разное
- Английский язык
- Астрономия
- Алгебра
- Биология
- География
- Геометрия
- Детские презентации
- Информатика
- История
- Литература
- Математика
- Медицина
- Менеджмент
- Музыка
- МХК
- Немецкий язык
- ОБЖ
- Обществознание
- Окружающий мир
- Педагогика
- Русский язык
- Технология
- Физика
- Философия
- Химия
- Шаблоны, картинки для презентаций
- Экология
- Экономика
- Юриспруденция
Проектирование стандартных элементов цифровых интегральных схем. Основы HDL
Содержание
- 1. Проектирование стандартных элементов цифровых интегральных схем. Основы HDL
- 2. Классификация микросхем по элементной базебиполярные ( ЭСЛ, ТТЛ);полевые (nMОП, pМОП, кМОП);смешанные (БиКМОП);
- 3. ЭСЛЭмиттерно связная логика – переключатели тока. Построенные
- 4. ТТЛРазновидность цифровых логических микросхем, построенная с применение
- 5. pМОПРазновидность цифровых логических микросхем, построенная с применение только p-канального транзистора. Обладает средним быстродействием и энергопотреблением
- 6. nМОПРазновидность цифровых логических микросхем, построенная с применение только n-канального транзистора. Обладает средним быстродействием и энергопотреблением
- 7. КМОПКомплементарная логика построенная на МОП транзисторах обоих
- 8. БиКМОПРазновидность цифровых логических микросхем, построенная с применение
- 9. Классификация микросхем по способу проектированияПолузаказные ИС;Заказные ИС
- 10. Полузаказные ИСПолузаказные ИС - предназначены для средне-
- 11. PLA- program logic array, программируемый массив логики
- 12. PLA - program logic array
- 13. PLA. Пример функции
- 14. PLA. Пример функции
- 15. PLA. Пример функции
- 16. PLA - program logic array
- 17. CPLD– complex programmable logic device, сложные программируемые
- 18. FPGA- field programmable gate array, дополнительно включает
- 19. Способы хранения зашивки FPGA— принцип статического ОЗУ
- 20. — FLASH-память – конфигурация сохраняется во внутренней
- 21. — электрически однократно программируемые логические схемы (PROM)
- 22. Организация FPGA - 1В основе структуры FPGA
- 23. Организация FPGA - 2
- 24. Организация FPGA - 3
- 25. Организация FPGA - 4
- 26. Организация FPGA - 5
- 27. Организация FPGA - 6
- 28. Разводка межсоединений - 1
- 29. Разводка межсоединений - 2
- 30. БМКБазовый Матричный Кристалл – полузаказная ИС, функция
- 31. Организация БМК
- 32. Заказные ИС Заказная ИС (Full-custom ASICs) -
- 33. Маршрут проектирования
- 34. Скачать презентанцию
Классификация микросхем по элементной базебиполярные ( ЭСЛ, ТТЛ);полевые (nMОП, pМОП, кМОП);смешанные (БиКМОП);
Слайды и текст этой презентации
Слайд 1Проектирование стандартных элементов цифровых интегральных схем.
Основы HDL VERILOG
Ильин Сергей,
Слайд 2Классификация микросхем
по элементной базе
биполярные ( ЭСЛ, ТТЛ);
полевые (nMОП, pМОП,
кМОП);
смешанные (БиКМОП);
Слайд 3ЭСЛ
Эмиттерно связная логика – переключатели тока. Построенные на основе дифференциальных
каскадов, схемы обладают очень высоким быстродействием за счет того что
транзисторы находятся в нормально активном режиме, но при этом очень низкая помехозащищенностью.
Слайд 4ТТЛ
Разновидность цифровых логических микросхем, построенная с применение биполярных n-p-n транзисторов.
Обладает средним быстродействием и энергопотреблением. Для повышения быстродействия применяются транзисторы
с диодами Шоттки.
Слайд 5pМОП
Разновидность цифровых логических микросхем, построенная с применение только p-канального транзистора.
Обладает средним быстродействием и энергопотреблением
Слайд 6nМОП
Разновидность цифровых логических микросхем, построенная с применение только n-канального транзистора.
Обладает средним быстродействием и энергопотреблением
Слайд 7КМОП
Комплементарная логика построенная на МОП транзисторах обоих типов проводимости
Обладает низким
энергопотреблением в статическом режиме и высоким быстродействием
Слайд 8БиКМОП
Разновидность цифровых логических микросхем, построенная с применение МОП транзисторов проводимости
двух типов и биполярного транзистора n-p-n или p-n-p типа.
Слайд 10Полузаказные ИС
Полузаказные ИС - предназначены для средне- и мало-серийного производства.
Технологический цикл их разработки и изготовления разбит на несколько этапов.
К полузаказным относят СБИС на таких полуфабрикатах, как транзисторные матрицы, вентильные матрицы, матрицы стандартных ячеек (Gate Array-based ASICs), ПЗУ, программируемые логические матрицы (ПЛМ), программируемые матрицы логики (Programmable ASICs).
Слайд 11PLA
- program logic array, программируемый массив логики - PLA и
PLM в русскоязычной литературе не различались и обозначились как ПЛМ.
Отличаются доступностью программирования внутренней структуры (матриц) ПЛМ
Слайд 17CPLD
– complex programmable logic device, сложные программируемые логические устройства содержат
включают в себя крупные программируемые логические блоки — макроячейки, соединённые
с внешними выводами и внутренними шинами. Зашивка хранится в энергонезависимой памяти. При зашивки больших схем применяются несколько микросхем .
Слайд 18FPGA
- field programmable gate array, дополнительно включает блоки умножения-суммирования, а
также логические элементы (LUT) и их блоки коммутации. FPGA имеют
больше логических элементов и более гибкую архитектуру, чем CPLD. Зашивка для FPGA хранится в распределённой памяти, которая может быть выполнена как на основе энергозависимых ячеек так и статического или перемычек antifuse.
Слайд 19Способы хранения зашивки FPGA
— принцип статического ОЗУ (SRAM) – информация
храниться во внутреннем “теневом” ОЗУ, а инициализация осуществляется из внешнего
массива памяти
Слайд 20— FLASH-память – конфигурация сохраняется во внутренней энергонезависимой памяти и
в любой момент может быть перезагружена.
Срок хранения конфигурации –
10 лет.Способы хранения зашивки FPGA
Слайд 21— электрически однократно программируемые логические схемы (PROM) программируются до установки
в систему, энергонезависимы и занимают промежуточное положение между ПЛИС и
полузаказными БИС на основе базовых матричных кристаллов (БМК).Способы хранения зашивки FPGA
Слайд 22Организация FPGA - 1
В основе структуры FPGA лежат конфигурируемые логические
блоки CLB (configurable logic blocks). В свою очередь каждый CLB
содержит четыре одинаковые части, каждая из которых содержит два блока памяти RAM – LUT (look up tables), которые используются для придания блоку определенной функции.
Слайд 30БМК
Базовый Матричный Кристалл – полузаказная ИС, функция зашивается на технологическом
этапе металлизации. По сравнению с предыдущим классом имеет более массовое
производство и более низкую себестоимость.
Слайд 32Заказные ИС
Заказная ИС (Full-custom ASICs) - архитектура схемы, структура
кристалла на уровне транзисторов определяются индивидуальным заказом потребителя.
Все фотошаблоны
определяются заказчиком. Получение схемы проводится путем полного проведения технологического маршрута.
