Процессор. Функциональная организация

Содержание

1. Процессор. Функциональная организация
2. Функциональная схема процессора1234
3. Основные элементы процессораСчетчик команд (СК).Регистр команды (РК).Указатель
4. Стандартный цикл процессораВыборка команды РК=ОП[(CК)].(ВК).Декодирование команды (ДК):
5. Этап выборки команды - ВКИзвлечение из памяти
6. Этап декодирования команды -ДКНаходится ли в РК
7. Этап вычисления исполнительных адресов - ВАГде взять
8. Этап выборки операндов - ВОВычисленные на предыдущем
9. Этап исполнения операцииВ соответствии с кодом операции
10. Этап записи результатаЕго можно считать частью этапа
11. Этап формирования адреса следующей командыЕсли программа не
12. Микропрограммы отдельных этапов Пример: команда LDA –
13. Устройство управленияОперационный узел устройствауправления – формирует исполнительные
14. Микропрограммный автоматО событияхво внешнихустройствахКаждый СУ привязан к определенному периоду тактовых импульсов.
15. Микропрограммный автоматС программируемой логикой.С жесткой логикой.
16. МПА с жесткой логикойПри проектировании МПА с
17. МПА с жесткой логикой
18. МПА с жесткой логикой Применяют там, где
19. МПА с программируемой логикойСигналы управления (СУ) представляются
20. Размещение микропрограмм в УПМ
21. Формирователь СУ в МПА с программируемой логикой
22. Функциональная схема процессора
23. Цикл команды с учетом прерыванийДля организации режима
24. Диаграмма прерывания
25. Характеристики систем прерыванияВремя реакции Тр.Время на переключение программ Тп=Тз+Тв.Эффективность прерывания.Глубина прерываний.
26. Глубина прерывания
27. Процедура обработки прерыванияИдентификация уровня запроса прерывания и
28. Операционные устройства или АЛУАЛУ – реализуется как
29. Простое АЛУСложениеВычитание
30. Множество алгоритмов умноженияЛюбой алгоритм может быть реализован
31. Скачать презентанцию

Функциональная схема процессора1234

Главная
Разное
Процессор. Функциональная организация

Слайды и текст этой презентации

Слайд 1Процессор. Функциональная организация.
Основные элементы. Порядок исполнения команды.

Слайд 2Функциональная схема процессора
1
2
3
4

Слайд 3Основные элементы процессора
Счетчик команд (СК).
Регистр команды (РК).
Указатель стека (УС).
Регистр адреса

памяти (РАП).
Регистр данных памяти (РДП).
Дешифратор кода операции (ДКОП).
Микропрограммный автомат (МПА).
Операционный

блок (ОПБ).
Регистры операндов (РХ, РУ).
Регистр признаков (Рпрз.).

Основные элементы процессораСчетчик команд (СК).Регистр команды (РК).Указатель стека (УС).Регистр адреса памяти (РАП).Регистр данных памяти (РДП).Дешифратор кода операции

Слайд 4Стандартный цикл процессора
Выборка команды РК=ОП[(CК)].(ВК).
Декодирование команды (ДК):
Определяются

следующие действия.
Откуда взять операнды (ячейка

ОП или регистр).
Куда отправить результат.
Вычисление исполнительных адресов (ВА).
Выборка операндов (ВО).
Исполнение операции (ИО).
Запись результата (ЗР).
Формирование адреса следующей команды (ФАСК).

Стандартный цикл процессораВыборка команды РК=ОП[(CК)].(ВК).Декодирование команды (ДК): Определяются следующие действия. Откуда

Слайд 5Этап выборки команды - ВК
Извлечение из памяти команды, используя адрес,

хранящийся в счетчике команд.
Код команды помещается в регистр команд.
Если длина

команды совпадает с разрядностью ячейки памяти то этап выборки заканчивается. Но если формат команды состоит из нескольких ячеек памяти – то процесс загрузки команды продолжится. ВРЕМЯ!!

Поле длины команды обычно задается после поля кода операции.

Этап выборки команды - ВКИзвлечение из памяти команды, используя адрес, хранящийся в счетчике команд.Код команды помещается в

Слайд 6Этап декодирования команды -ДК
Находится ли в РК полный код команды

или требуется дополнительная дозагрузка.
Какие последующие действия нужны для выполнения данной

команды.
Если команда использует операнды, то откуда их загрузить (номер регистра или номер ячейки памяти).
Если команда формирует результат, то куда его выгрузить.

Этап декодирования команды -ДКНаходится ли в РК полный код команды или требуется дополнительная дозагрузка.Какие последующие действия нужны

Слайд 7Этап вычисления исполнительных адресов - ВА
Где взять данные?
Виртуальное и физическое

адресное пространство.
Исполнительный адрес – это адрес физического адресного
пространства оперативной

памяти

При выполнении данного этапа руководствуются способом (способами)
адресации, который используется в данном процессоре. В данном случае
для упрощения будем пользоваться только прямой адресацией.

Виртуальное адресное пространство – это емкость всех ЗУ системы.

Этап вычисления исполнительных адресов - ВАГде взять данные?Виртуальное и физическое адресное пространство.Исполнительный адрес – это адрес физического

Слайд 8Этап выборки операндов - ВО
Вычисленные на предыдущем этапе исполнительные адреса

используются для считывания операндов из памяти и занесения в определенные

регистры.

Этап выборки операндов - ВОВычисленные на предыдущем этапе исполнительные адреса используются для считывания операндов из памяти и

Слайд 9Этап исполнения операции
В соответствии с кодом операции над выбранными операндами

исполняется действие (логика, арифметика, тригонометрия и.т.д)
Работает операционный блок.

Этап исполнения операцииВ соответствии с кодом операции над выбранными операндами исполняется действие (логика, арифметика, тригонометрия и.т.д)Работает операционный

Слайд 10Этап записи результата
Его можно считать частью этапа исполнения. При этом

результат помещается в соответствующий регистр или ячейку памяти.

Этап записи результатаЕго можно считать частью этапа исполнения. При этом результат помещается в соответствующий регистр или ячейку

Слайд 11Этап формирования адреса следующей команды
Если программа не содержит команд перехода,

то все команды выполняются последовательно и адрес следующей исполняемой команды

будет определен путем увеличения счетчика команд на единицу.

Если программа содержит команды перехода, то результат выполнение команды перехода – это адрес следующей выполняемой команды.

Этап формирования адреса следующей командыЕсли программа не содержит команд перехода, то все команды выполняются последовательно и адрес

Слайд 12Микропрограммы отдельных этапов
Пример: команда LDA – загрузка в аккумулятор

содержимого ячейки ОП
с адресом ADR.

Слайд 13Устройство управления
Операционный узел устройства
управления – формирует
исполнительные адреса
операндов
Указатель стека
Счетчик

команд
Ак – адресный код.
СА – способ адресации.
УПП – устройство прерывания
программ.

Устройство управленияОперационный узел устройствауправления – формирует исполнительные адреса операндовУказатель стекаСчетчик командАк – адресный код.СА – способ адресации.УПП

Слайд 14Микропрограммный автомат
О событиях
во внешних
устройствах
Каждый СУ привязан к определенному периоду тактовых

импульсов.

Слайд 15Микропрограммный автомат
С программируемой логикой.
С жесткой логикой.

Слайд 16МПА с жесткой логикой
При проектировании МПА с аппаратной логикой каждый

сигнал управления описывается логическим выражением, которое реализуется с помощью комбинационной

схемы.

Команды

Сигналы
управления

МПА с жесткой логикойПри проектировании МПА с аппаратной логикой каждый сигнал управления описывается логическим выражением, которое реализуется

Слайд 17МПА с жесткой логикой

Слайд 18МПА с жесткой логикой
Применяют там, где надо получить высокую

производительность и не надо экономить на «железе».
Применяют в микропроцессорах

МПА с жесткой логикой Применяют там, где надо получить высокую производительность и не надо экономить на «железе».Применяют

Слайд 19МПА с программируемой логикой
Сигналы управления (СУ) представляются с помощью управляющих

слов – микрокоманд (МК). МК соответствует одному такту работы процессора

и определяет для каждого такта набор СУ, который называют микропрограммой.
Микропрограмму размещают в запоминающем устройстве, которое называют управляющей памятью (УПМ).

МПА с программируемой логикойСигналы управления (СУ) представляются с помощью управляющих слов – микрокоманд (МК). МК соответствует одному

Слайд 20Размещение микропрограмм в УПМ

Слайд 21Формирователь СУ в МПА с программируемой логикой

Слайд 22Функциональная схема процессора

Слайд 23Цикл команды с учетом прерываний
Для организации режима разделения времени и

организации системы ввода вывода процессор может использовать:
-

систему прерываний;
- программный опрос.

Цикл команды с учетом прерыванийДля организации режима разделения времени и организации системы ввода вывода процессор может использовать:

Слайд 24Диаграмма прерывания

Слайд 25Характеристики систем прерывания
Время реакции Тр.
Время на переключение программ Тп=Тз+Тв.
Эффективность прерывания.
Глубина

прерываний.

Слайд 26Глубина прерывания

Слайд 27Процедура обработки прерывания
Идентификация уровня запроса прерывания и источника.
Предоставление разрешения на

прерывание ( или запрет).
Сохранение контекста прерываемой программы.
Выполнение программы прерывания.
Восстановление контекста

прерванной программы.
Возврат к выполнению прерванной программы.

Процедура обработки прерыванияИдентификация уровня запроса прерывания и источника.Предоставление разрешения на прерывание ( или запрет).Сохранение контекста прерываемой программы.Выполнение

Слайд 28Операционные устройства или АЛУ
АЛУ – реализуется как комплекс операционных блоков,

каждый из которых
ориентирован на выполнение определенных операций.
2011 год

Операционные устройства или АЛУАЛУ – реализуется как комплекс операционных блоков, каждый из которых ориентирован на выполнение определенных

Слайд 29Простое АЛУ
Сложение
Вычитание

Слайд 30Множество алгоритмов умножения
Любой алгоритм может быть реализован как операционный блок.
Матричные

схемы
умножения
Умножитель Брауна
Умножитель Бо-Вули
Умножитель Уоллеса
Умножитель Пезариса
Умножитель Дадда
Умножение чисел
без знака и со

знаком

Алгоритм Бута

Алгоритм Лемана

Множество алгоритмов умноженияЛюбой алгоритм может быть реализован как операционный блок.Матричные схемыумноженияУмножитель БраунаУмножитель Бо-ВулиУмножитель УоллесаУмножитель ПезарисаУмножитель ДаддаУмножение чиселбез

Скачать презентацию

Разделы презентаций

Процессор. Функциональная организация

Содержание

Слайды и текст этой презентации

Слайд 1Процессор. Функциональная организация.Основные элементы. Порядок исполнения команды.

Слайд 2Функциональная схема процессора1234

Слайд 3Основные элементы процессораСчетчик команд (СК).Регистр команды (РК).Указатель стека (УС).Регистр адреса

памяти (РАП).Регистр данных памяти (РДП).Дешифратор кода операции (ДКОП).Микропрограммный автомат (МПА).Операционный

Слайд 4Стандартный цикл процессораВыборка команды РК=ОП[(CК)].(ВК).Декодирование команды (ДК): Определяются

следующие действия. Откуда взять операнды (ячейка

Слайд 5Этап выборки команды - ВКИзвлечение из памяти команды, используя адрес,

хранящийся в счетчике команд.Код команды помещается в регистр команд.Если длина

Слайд 6Этап декодирования команды -ДКНаходится ли в РК полный код команды

или требуется дополнительная дозагрузка.Какие последующие действия нужны для выполнения данной

Слайд 7Этап вычисления исполнительных адресов - ВАГде взять данные?Виртуальное и физическое

адресное пространство.Исполнительный адрес – это адрес физического адресного пространства оперативной

Слайд 8Этап выборки операндов - ВОВычисленные на предыдущем этапе исполнительные адреса

используются для считывания операндов из памяти и занесения в определенные

Слайд 9Этап исполнения операцииВ соответствии с кодом операции над выбранными операндами

исполняется действие (логика, арифметика, тригонометрия и.т.д)Работает операционный блок.

Слайд 10Этап записи результатаЕго можно считать частью этапа исполнения. При этом

результат помещается в соответствующий регистр или ячейку памяти.

Слайд 11Этап формирования адреса следующей командыЕсли программа не содержит команд перехода,

то все команды выполняются последовательно и адрес следующей исполняемой команды

Слайд 12Микропрограммы отдельных этапов Пример: команда LDA – загрузка в аккумулятор

содержимого ячейки ОП с адресом ADR.

Слайд 13Устройство управленияОперационный узел устройствауправления – формирует исполнительные адреса операндовУказатель стекаСчетчик

командАк – адресный код.СА – способ адресации.УПП – устройство прерыванияпрограмм.

Слайд 14Микропрограммный автоматО событияхво внешнихустройствахКаждый СУ привязан к определенному периоду тактовых