курс
Системы ввода-вывода,интерфейсы
и периферия компьютеров
часть 1
системы ввода-вывода и интерфейсы
Лектор профессор Чернышев Ю.А.
Разделы презентаций
- Разное
- Английский язык
- Астрономия
- Алгебра
- Биология
- География
- Геометрия
- Детские презентации
- Информатика
- История
- Литература
- Математика
- Медицина
- Менеджмент
- Музыка
- МХК
- Немецкий язык
- ОБЖ
- Обществознание
- Окружающий мир
- Педагогика
- Русский язык
- Технология
- Физика
- Философия
- Химия
- Шаблоны, картинки для презентаций
- Экология
- Экономика
- Юриспруденция
системы ввода-вывода и интерфейсы
Содержание
- 1. системы ввода-вывода и интерфейсы
- 2. Тема 1.1. Основные принципы построения систем ввода вывода и интерфейсов
- 3. Что такое система ввода-вывода и периферия? Система
- 4. Роль и место систем ввода-вывода и интерфейсов в компьютере
- 5. Слайд 5
- 6. ИНТЕРФЕЙС
- 7. Слайд 7
- 8. Основные принципы передачи информации в вычислительных системах
- 9. Слайд 9
- 10. Слайд 10
- 11. Слайд 11
- 12. Слайд 12
- 13. Системные интерфейсы и шины расширения
- 14. Слайд 14
- 15. Слайд 15
- 16. Интерфейсы периферийных устройств
- 17. Структура систем ввода-вывода
- 18. Слайд 18
- 19. Слайд 19
- 20. Слайд 20
- 21. Слайд 21
- 22. Тема 1.2. Основные функции и принципы построения интерфейсов
- 23. Слайд 23
- 24. Слайд 24
- 25. Слайд 25
- 26. Слайд 26
- 27. Слайд 27
- 28. Слайд 28
- 29. Слайд 29
- 30. Протоколы передачи данных в компьютерных интерфейсах
- 31. Слайд 31
- 32. Слайд 32
- 33. Слайд 33
- 34. Слайд 34
- 35. Слайд 35
- 36. Слайд 36
- 37. Слайд 37
- 38. Слайд 38
- 39. Системные интерфейсы, шины расширения ТЕМА 1.3
- 40. Шина ISA (Industry Standart Architekture) Архитектура шиныОднопроцессорнаяТрехшинная
- 41. Типы циклов шины Ц ПрПлатарасш.Контр.ПДПКонтррег.16 р.8 р.16
- 42. Сигналы шины ISA Сигналы адреса и данных
- 43. Сигналы управления # Master
- 44. Временные диаграммы чтения или записи на шине ISA
- 45. Цикл обмена DMA
- 46. Шина PCI (Peripheral Component Interconnect) Базовая версия
- 47. Позже появляются следующие ключевые модификации шины:PCI 2.2
- 48. многопроцессорная;двухшинная архитектура;32, 64 – разрядная адресация данных;синхронная
- 49. ПрПрОЗУКонтр. ОЗУАвто конф.Арб.Исп. Зад. МостП УPCI, ISAIDSELIDSELGRNREQГлавный мостPCI – A/D, Управл.
- 50. Базовые сигналы шины PCIAD[31-0] – адрес –
- 51. Декодирование команд шины PCI
- 52. Чтение
- 53. Запись
- 54. Арбитрация
- 55. Автоконфигурация
- 56. шина(порт)
- 57. Шина AGPЦиклы обращения к памяти PCI и AGPКонвейер AGP
- 58. Производительность шины AGP1х-266мбайт/сек AGP2х-533мбайт/сек AGP4x-1066мбайт/сек AGP8x-2132мбайт/сек
- 59. Шина PCI ExpressПоследовательная системная шина общего назначения;
- 60. Слайд 60
- 61. Используется избыточное защищенное от помех кодирование —
- 62. Слайд 62
- 63. Вся контрольная информация передается по тем же
- 64. Деление на уровни
- 65. Слайд 65
- 66. Самый простой вариант перехода на PCI-Express длястандартных по архитектуре настольных систем
- 67. Однако в будущем логично
- 68. Более обобщенная (серверная) архитектура с одним мостом:
- 69. Мощный сервер:
- 70. Производительный сетевой раутер:
- 71. Шина HyperTransport
- 72. Слайд 72
- 73. Слайд 73
- 74. Слайд 74
- 75. Слайд 75
- 76. Тема 1.4. Интерфейсы периферийных устройств (Centronics, RS232, SCSI, USB)
- 77. Параллельный интерфейс: LPT-порт
- 78. Слайд 78
- 79. Слайд 79
- 80. Последовательные интерфейсы: СОМ-порт
- 81. Слайд 81
- 82. Слайд 82
- 83. Слайд 83
- 84. Слайд 84
- 85. Слайд 85
- 86. Слайд 86
- 87. Структура SCSIХост контроллерЦУ 0ЦУ 1ЦУ 15ПУПУПУКоннектор…
- 88. Слайд 88
- 89. Слайд 89
- 90. Слайд 90
- 91. Bus FreeArbit-rationSelec-tionMessage OutCommandDataMessage In
- 92. Фаза сообщений (message In/Out)Код сообщения- 1
- 93. Дескриптор командOp code70 LUNLengthControl54012345В команде 6 байт,
- 94. Шина USB (Universal Systems Interface)
- 95. 1NХост контроллерУстр. - функции
- 96. СТРУКТУРА ХАБАБУВосходящий порт…БУВосходящий порт…
- 97. Слайд 97
- 98. Слайд 98
- 99. Слайд 99
- 100. Слайд 100
- 101. ТИПЫ ПЕРЕДАЧИ ДАННЫХ
- 102. Слайд 102
- 103. Слайд 103
- 104. Слайд 104
- 105. Слайд 105
- 106. Слайд 106
- 107. Слайд 107
- 108. Слайд 108
- 109. Слайд 109
- 110. Слайд 110
- 111. Слайд 111
- 112. Рис. 4.10а. Формат прерывания
- 113. Рис. 4.10б. Формат изохронных передач
- 114. Слайд 114
- 115. Слайд 115
- 116. Чипсет(Chipset)
- 117. Слайд 117
- 118. Свойства чипсет Intel 440BX:
- 119. Слайд 119
- 120. Характеристики чипсет i810: - поддержка
- 121. Слайд 121
- 122. Характеристики чипсет-северный мост
- 123. Характеристики чипсет южный мост
- 124. Слайд 124
- 125. Северный мост -чипсет х38 Express - поддержка
- 126. Чипсет Intel ICH9-южный мост - 6
- 127. Слайд 127
- 128. Слайд 128
- 129. Слайд 129
- 130. Слайд 130
- 131. Слайд 131
- 132. Слайд 132
- 133. Слайд 133
- 134. Слайд 134
- 135. Слайд 135
- 136. Слайд 136
- 137. Слайд 137
- 138. Слайд 138
- 139. Слайд 139
- 140. Слайд 140
- 141. Скачать презентанцию
Тема 1.1. Основные принципы построения систем ввода вывода и интерфейсов
Слайды и текст этой презентации
Слайд 1 Кафедра “компьютерные системы и технологии”
Системы ввода-вывода,интерфейсы
и периферия компьютеров
часть 1
системы ввода-вывода и интерфейсы
Лектор профессор Чернышев Ю.А.
Слайд 3Что такое система ввода-вывода и периферия?
Система ввода-вывода-средства пере-
дачи информации,объединяющих
между
собой основные устройства компьютера:
ЦПр.,ОЗУ и ПУ.
Периферийные устройства-средства пе-
редачи информации между
внешним ми-ом и компьютером.
Слайд 6 ИНТЕРФЕЙС
Средства и
правила,обеспечивающие
взаимосвязь устройств между собой,на-
зываются интерфейсом.
В интерфейсе стандартизируются:
1.Назначение
и количество линий интерфейса.2.Параметры электрических сигналов.
3.Протоколы обмена информацией.
4.Конструктивные параметры.
Слайд 40Шина ISA
(Industry Standart Architekture)
Архитектура шины
Однопроцессорная
Трехшинная архитектура
8,16 разрядов данных,24
разряда адреса
Асинхронная
Производительность 4мбайта/сек, частота 8мгц
11 линий прерывания,7 линий ПДП
Задатчики: ЦПр,
КПДП,Перестановщик байт
Блочной передачи нет
Два адресных пространства: ОЗУ, регистры Вв/Выв
Слайд 41Типы циклов шины
Ц Пр
Плата
расш.
Контр.
ПДП
Контр
рег.
16 р.
8 р.
16 р.
8 р.
16 р.
8
р.
ОЗУ
в/в.
ОЗУ
в/в.
ОЗУ, в/в
ОЗУ
0 такт ожид.
норм. цикл
удл. цикл
норм. цикл
удл. цикл
чтение
запись
чтение
Тип задатчика
Тип ресурса
Тип
памятиТип
цикла
Операция
Слайд 42Сигналы шины ISA
Сигналы адреса и данных
SA(System Adres)[19-0] - адрес с «защелкиванием»
LA(Latchable Adres)[24-17] - адрес без «защелкивания»SD(System data)[15-0] – данные
# SBHE(System Bus High Enable) – передача старшего байта
BALE(Bus Adres Latch Enable) – строб адреса
AEN(Adres Enable) – разрешение ПДП
Сигналы команд
# MEMR(Memory Read) – чтение ОЗУ
# MEMW(Memory Write) – запись ОЗУ
# I/OR(Input Output Read) – чтение Вв-Выв
# I/OU(Input Output Write) – запись Вв-Выв
# MEMCS16(Memory Cycle Select) – 16раз. ОЗУ
# I/OCS16(Input Output Cycle Select) – 16раз. Вв-Выв
I/OCHRDY(I/O Cannel Ready) – готовность Вв-Выв
#OWS(O Wite States) – 0 циклов ожидания
# REFRESH – регенерация ОЗУ
![Сигналы шины ISA Сигналы адреса и данных SA(System Adres)[19-0] - адрес с](/img/thumbs/04e53c242a6de9a0963227e560f38be9-800x.jpg "системы ввода-вывода и интерфейсы Сигналы шины ISA Сигналы адреса и данных SA(System Adres)[19-0]")
Слайд 43 Сигналы управления
# Master – задатчик внешней
платы
# I/O CH CK(I/O Channel Check) –
ошибкаRESET – сброс
SYSCLC(System Clock) – синхроимпульсы,8мгц
OSC – генерация сигналов с частотой 12.3818мгц
Сигналы прерывания
IRQ(Interrup ReQuest) – сигналы прерывания
[15,14,12,11,10],[976543]
DRQ(Direct memory access ReQuest) – запрос ПДП
[7,6,5,0],[3,2,1]
DACK(DMA Request Acknowledge] – разрешение ПДП
[7,6,5,0],[3,2,1]
T/C(Terminal Count) – окончание ПДП
Слайд 46Шина PCI
(Peripheral Component Interconnect)
Базовая версия PCI:
Тактовая частота шины 33 МГц, используется синхронная передача данных;
Пиковая
пропускная способность 133 МБ в секунду; Параллельная шина данных шириною 32-бита;
Адресное пространство 32-бита (4 ГБ);
Сигнальный уровень 3.3 или 5 вольт.
Слайд 47Позже появляются следующие ключевые модификации шины:
PCI 2.2 — допускается 64-бит
ширина шины и/или тактовая частота 66 МГц, т.е. пиковая пропускная
способность до 533 МБ/сек.;PCI-X, 64-бит версия PCI 2.2 с увеличенной до 133 МГц частотой (пиковая пропускная полоса 1066 МБ/сек.);
PCI-X 266 (PCI-X DDR), DDR версия PCI-X (эффективная частота 266 МГц, реальная 133 МГц с передачей по обоим фронтам тактового сигнала, пиковая пропускная полоса 2.1 ГБ/сек);
PCI-X 533 (PCI-X QDR), QDR версия PCI-X (эффективная частота 533 МГц, пиковая пропускная полоса 4.3 ГБ/сек.);
Mini PCI — PCI с разъемом в стиле SO-DIMM, применяется преимущественно для миниатюрных сетевых, модемных и прочих карточек в ноутбуках;
Compact PCI — стандарт на форм фактор (модули вставляются с торца в шкаф с общей шиной на задней плоскости) и разъем, предназначенные в первую очередь для промышленных компьютеров и других критических применений;
Слайд 48многопроцессорная;
двухшинная архитектура;
32, 64 – разрядная адресация данных;
синхронная шина;
производительность 133 Мбайт/сек
– 4,3 Гбайт/сек , частота 33 МГц – 133 МГц,
эффективная частота до 533 МГц, использование технологий DDR и QDR;пакетная передача данных, транзакции;
арбитрация;
таймер-задержка;
два метода адресации;
три адресных пространства: ОЗУ, регистры ввода/вывода, автоконфигурация;
поддержка автоконфигурации;
контроль четности.
Архитектура шины
Слайд 49
Пр
Пр
ОЗУ
Контр. ОЗУ
Авто конф.
Арб.
Исп.
Зад.
Мост
П У
PCI, ISA
IDSEL
IDSEL
GRN
REQ
Главный мост
PCI – A/D, Управл.
Слайд 50Базовые сигналы шины PCI
AD[31-0] – адрес – данные;
C/BE[3-0] – код
команды, указатель байт;
#FRAME – начало и конец транзакции;
#DEVSEL – исполнитель
найден;#IRDY – готовность задатчика, строб данных;
#TRDY – готовность исполнителя, строб данных;
#STOP – прерывание транзакции от исполнителя;
#LOCK – выполнение нескольких транзакций;
#REQ – запрос на захват шины;
#GNT – разрешение на захват шины;
IDSEL – выбор устройства при автоконфигурации;
PAR – контроль по четности A/D, C/BE;
#PERR – ошибка паритета;
#SERR – системная ошибка;
#RST – сброс;
CLK – синхроимпульс.
![Базовые сигналы шины PCIAD[31-0] – адрес – данные;C/BE[3-0] – код команды, указатель байт;#FRAME – начало и конец](/img/thumbs/6e0baa10aab26cb334575e6179e3e862-800x.jpg "системы ввода-вывода и интерфейсы Базовые сигналы шины PCIAD[31-0] – адрес – данные;C/BE[3-0] – код команды,")
Слайд 56 шина(порт) AGP
(Acceleration Graphic Port)
AGP построен на базе шины PCI.
32 разряда
адреса/данных,частота 66мггцВысокая прозводительность за счет:
1.Конвейеризации обращения к памяти.
2.Умножении частоты передачи данных
по отношению к 66мггц(2х,4х,8х).
3.Демультипликация шины адреса/дан-
ных.
Слайд 58 Производительность шины
AGP1х-266мбайт/сек
AGP2х-533мбайт/сек
AGP4x-1066мбайт/сек
AGP8x-2132мбайт/сек
Слайд 59Шина PCI Express
Последовательная системная шина общего назначения;
Имя — PCI
Express, на стадии проектирования была также известна как 3GIO (Ввод-вывод
третьего поколения) или по кодовому имени рабочей группы и проекта «Arapahoe», причем оба названия (3GIO и PCI Express) являются зарегистрированными торговыми марками PCISIG;Дата рождения — 22 июля 2002 года — опубликована базовая спецификация протокола и сигнального уровня, а также базовая спецификация на форм-фактор и энергопотребление карт и разъемы;
Фактически — совокупность независимых самостоятельных последовательных каналов передачи данных;
Сигнальный уровень 0.8 вольт. Каждый канал состоит из двух дифференциальных сигнальных пар (необходимо только 4 контакта):
Слайд 61Используется избыточное защищенное от помех кодирование — каждый байт при
передаче представляется десятью битами;
Пропускная способность 2.5 Гигабита (250 МБ)
в секунду для одного канала в каждом направлении одновременно (полный дуплекс), однако, следует учесть, что эффективная скорость передачи данных за вычетом избыточного кодирования составляет 2 Гигабита (200 МБ) ровно; Стандартизированы 1, 2, 4, 8, 16 и 32 канальные варианты (до 6.4 эффективных Гигабайт в секунду соответственно, при передаче в одну сторону и вдвое больше при передаче в обоих направлениях). При передаче данных они передаются параллельно (но не синхронно) по всем доступным каналам:
Слайд 63Вся контрольная информация передается по тем же линиям что и
данные, используется стек протоколов, из нескольких уровней, включая маршрутизацию данных;
Стандарт предусматривает и альтернативные носители сигнала, такие как оптические волноводы;
Возможность динамического подключения и конфигурации устройств;
Возможность распознавания и использования альтернативных (улучшенных) протоколов обмена.
Слайд 66Самый простой вариант перехода на PCI-Express для
стандартных по архитектуре настольных
систем
Слайд 67 Однако в будущем логично ожидать появление некоего
разветвителя PCI Express. Тогда вполне оправданным станет и объединение северного
южного мостов. Приведем примеры возможных системных топологий. Классический PC с двумя мостами:
Слайд 92Фаза сообщений (message In/Out)
Код сообщения
- 1 байт
7
0
Код сообщения
Аргумент
-
2 байта
01h
Код сообщения
Длина
- 3 байта
Расширенное сообщение
Команды
Общие
Специальные
Обязательные
Дополнительные
Фирменные
Слайд 93Дескриптор команд
Op code
7
0
LUN
Length
Control
5
4
0
1
2
3
4
5
В команде 6 байт, 10 байт, 12
байт
LBA
6 – 21 бит
10, 12 – 32 бит
6 –
1 байт10 – 2 байта
12 – 4 байта
10, 12 имеют 1 байт резерва
Слайд 116 Чипсет(Chipset)
Чипсет-набор микросхем,являющихся
интер-
Фейсом между составными частями компьюте-
ра: ЦПр,ОЗУ,ПЗУ,порты ввода-вывода.
Обычно
это две микросхемы: южный мост исеверный мост.
Слайд 118 Свойства чипсет Intel 440BX:
- возможность
подключения двух проце-
сcоров Pentium ll;
- поддержка памяти
EDORAM и SDRAM;- системная шина 64 бита,частота 66и
100 МГц;
- синхронный интерфейс PCI (33 МГц);
- порт AGP1x/2x,частота 66/100 МГц;
- управление энергопотреблением.
Слайд 120 Характеристики чипсет i810:
- поддержка однопрцессорной конфигу-
рации;
- системная шина 66 и 100МГц,64 разр.;
- интерфейс памяти SDRAM на 100МГц;- 2Д/3Д графическое ядро;
- поддержка шины PCI 2.2;
- управление энергопотреблением;
- контроллер Ultra ATA/66;
- интерфейс LPC(Lou Pin Count);
- отсутствие шины ISA;
Слайд 122Характеристики чипсет-северный мост
i925
-
поддержка процессоров с частотой шины 533/800МГц;- двухканальный контроллер памяти
DDR333/400 и DDR2-400/533МГц;
- шина для видеоускорителей
PCI Expessx16;
- встроенная графика для i915;
Слайд 123 Характеристики чипсет южный мост
ICH6
- 4порта PCI Express x1;- Matrix Storage-поддержка устройств
Serial ATA с RAID и AHCI,4 порта;
- High Defenition Audio-новый стандарт
для встроенного звука;
- Wireless Connrct-организация беспроводной сети
- 8 портов USB;
- 6 устройств PCI Bus Master;
- 1 канал Parallel ATA;
- MAC контроллер Fast Ethernet (10/100/1000);
Слайд 125Северный мост -чипсет х38 Express
- поддержка “новых” процессоров Cele-
ron,Pentium и семейства Core 2 c систе-
мной
широй 800/1066 и 1333МГц;- двухканальный контроллер памяти
DDR2-533/1066/1333;
- 2 графических интерфейса PCI
Express2.0x16;
- шина DMI -2Гб/с для южного моста ICH9.
Слайд 126 Чипсет Intel ICH9-южный мост
- 6 портов PCI Express;
- 4слота PCI;
- 4 порта Serial ATA II,режим AHCI;
- организация RAID-массива с функциейMatrix RAID;
- 12 устройств USB 2.0;
- MAC-контроллер Gigabit Ethernet;
- поддержка Intel Turbo Memori;
- High Defenition Audi
- обвязка низкоскоростной,старой периферии.
Слайд 127 Таймер
Програмно управляемое устройство
предназначенное для задания вре-
менных интервалов различного
ви-да в системах ввода-вывода и интер-
фейсах.
