Структурная схема цифровой обработки сигналов

управления, записанных в машинном коде, реализованный в виде одной микросхемы

или комплекта из нескольких специализированных микросхем.
Процессор цифровой обработки сигналов – это микропроцессор, особенностью работы которого является поточный характер обработки больших объемов данных в реальном масштабе времени и, как правило, с интенсивным обменом данных с внешними устройствами.
Реальный масштаб времени– это такой режим работы устройства, при котором регистрация и арифметическая обработка (а при необходимости и анализ, визуализация, сохранение, систематизация, синтез и передача по каналам связи) данных производится без потерь информации, поступающей от ее источника.
Типовые задачи, решаемые ПЦОС

фильтрация сигналов;
свертка двух сигналов (смешение сигналов);
вычисление значений авто и кросс-корреляционной функции двух сигналов;
усиление, нормализация или преобразование сигналов;
прямое и обратное Фурье-преобразование;

сигналов
ЦАП- цифро-аналоговый преобразователь

процессор, если же с управлением– то это контроллер.

Универсальные процессоры используют

все передовые технологии, не взирая на стоимость, габариты и расходуемую энергию. В технике связи применяются для управления дорогостоящими системами связи.

Микроконтроллеры используются для управления дешевыми малогабаритными устройствами связи. При их изготовлении учитывают стоимость, габариты и потребляемую энергию.

Сигнальные процессоры характеризуются упрощенным набором команд, наличием встроенного умножителя. На основе ПЦОС создаются устройства в которых требуется реальный масштаб времени выполнения практически любых
арифметических задач.

Классификация процессоров

Программируемые процессоры

Сигнальные процессоры

Универсальные процессоры

Микроконтроллеры

0 11001 дополнительный код
Кодирование отрицательных чисел
– 25 1

11001 – прямой код
а) 1 00110 – обратный код
б) 1 00110
+ 0 00001
1 00111 – дополнительный код
Кодирование отрицательных чисел
а) 1 00111 – дополнительный код
б) 1 11000
в) 1 11000
+ 0 00001
1 11001 – прямой код
8 −25= −17
0 01000
+ 1 00111
1 01111 – дополнительный код
31 −25= +6
0 11111
+ 1 00111
1| 0 00110 – дополнительный/прямой код

1 10000
+ 0 00001
1 10001 – прямой код = −17

содержимым аккумулятора
APAC Прибавить содержимое регистра P к содержимому аккумулятора
B Безусловный

переход
BNZ Переход при значении содержимого аккумулятора ≠0
BZ Переход при значении содержимого аккумулятора = 0
IN Считать данные из порта
LAC Загрузить в аккумулятор со сдвигом
LACK Загрузить в аккумулятор константой
LDPK Загрузить в указатель на страницу памяти (константа)
LT Загрузить в T-регистр
MAC Выполнить умножение и сохранить результат операции в аккумуляторе
MPY Выполнить умножение
MPYK Выполнить умножение с константой
OR Логическое «ИЛИ» с содержимым аккумулятора
OUT Вывести данные в порт
PAC Загрузить в аккумулятор содержимое Р-регистра
SACH Сохранить старшее слово аккумулятора со сдвигом
SACL Сохранить младшее слово аккумулятора со сдвигом
SPAC Вычесть содержимое Р-регистра из аккумулятора
SUB Вычесть из содержимого аккумулятора со сдвигом
SUBK Вычесть константу из содержимого аккумулятора
TBLR Чтение таблицы
TBLW Запись таблицы
XOR Выполнить исключительное «ИЛИ» с содержимым аккумулятора
ZAC Обнулить аккумулятор

Команды сигнального процессоров

sacl 1
zac
Cycle lac 2
add

1
sacl 2
out 2,pa0
b Cycle
.end

4
.text
LDPK 0
LACK 1
SACL One
LACK 30
SACL DelFi
ZAC
SACL Fi
Cycle LAC Fi
ADD DelFi
SACL

Fi
LACK 0FFh
ADD One,8
AND Fi
SACL Fi
LAC One,7
ADD Fi
TBLR SinFi
LAC One,15
XOR SinFi
SACL SinFi
OUT SinFi, PA0
B Cycle
.end

3
SinFi .set 4
Inf .set 5
Count .set 6
.text
LDPK 0
LACK 1
SACL One
A

LAC One,7
SACL Count
LAC Inf
AND One
XOR One
SACL Inf
BNZ F
LACK 8
SACL DelFi
B LC
F LACK 16

SACL DelFi
LC LAC Fi
ADD DelFi
SACL Fi
LACK 11111111B
ADD One,8
AND Fi
ADD One,7
TBLR SinFi
LAC One,15
XOR SinFi
SACL SinFi
OUT SinFi,PA0
LAC Count
SUB One
SACL Count
BNZ LC
B A
.end

3
SinFi .set 4
Inf .set 5
Inf0 .set 6
Count .set 7
.text
LDPK 0
LACK

1
SACL One
LACK 8
SACL DelFi
A LAC One,7
SACL Count
LAC Inf
AND One
XOR One
SACL Inf
BZ F

LAC Fi
ADD One,8
SACL Fi
B LC
F LAC Fi
SUB One,8
SACL Fi
LC LAC Fi
ADD DelFi
SACL Fi
LACK 11111111B
ADD One,8
AND Fi
ADD One,7
TBLR SinFi
LAC One,15
XOR SinFi
SACL SinFi
OUT SinFi,PA0
LAC Count
SUB One
SACL Count
BNZ LC
B A
.end

выходе неизвестной системы, отфильтрованный сигнал