Триггеры

сигналов I = (Xn, …, X1) – называется состояние входа,
Совокупность

выходных сигналов O = (Zl, …, Z1) – называется состоянием выхода,

Рисунок 1 - Комбинационная схема

Совокупность выходных сигналов элементов памяти (ЭП) M = (Qm, …, Q1) – определяет внутренние состояния.

Асинхронный потенциальный автомат (АПА) полностью описывается двумя функциями:
функцией переходов автомата – Qp+ = fp(I, M);
функцией выхода автомата – Zw = fw(O, M).

где: p = 1…m, Qp+ = Qp(t + Dt), Qp = Qp(t), fw – некоторые переключательные функции.

входа,
2l = {0, …, 2l – 1} состояний выхода

и
2m = {0, …, 2m – 1} внутренних состояний.
Множества этих состояний

в конкретных АПА могут использоваться не полностью.

Чтобы синтезировать (задать) АПА, следует задать входные, выходных и внутренние состояния из пространства состояний K0, J0, Y0 и функции переходов Qp+ и выхода автомата Zw, определённые на этих множествах.

Q, по отношению к моментам изменения выходных сигналов КС Q+,

что обеспечивает упорядоченность воздействий на КС входных и внутренних сигналов.
Основным из свойств АПА является наличие в них состязаний ЭП, обусловленных неидентичностью времени задержки Dt сигналов Qp+: при одновременном изменении сигналов Qp+ нескольких ЭП их выходные сигналы Qp могут изменится в заранее непредсказуемой последовательности.
Для исключения состязаний ЭП требуется использовать только соседнее кодирование внутренних состояний: при каждом изменении состоянии входа должен изменяться только один внутренний сигнал автомата Q.
В схемах с обратными связями при определенных ситуациях могут возникать автоколебательные процессы. При синтезе АПА следует соблюдать следующие условия:
(НУ) при переходах не должны возникать автоколебательные процессы;
(ДУ) КС должна быть синтезирована свободной от состязаний;
(ДУ) значение задержки Dt сигналов в ЭП должно быть больше максимально возможного времени протекания переходных процессов в КС;
(ДУ) частота изменений состояния входа должна быть ограничена некоторым предельным значением fmax при которой в автомате ещё успевают заканчиваться переходные процессы в интервале между двумя последовательным изменениями входного кода:
(НУ) должны отсутствовать критические состязания ЭП, которые могут привести к неправильному функционированию автомата.

только от текущих значений входных сигналов, но и от последовательности

значений входных сигналов, поступивших на входы в предшествующие текущему моменту времени. То есть такие функциональные узлы «обладают памятью».
Триггер – пусковая схема (запускать; отпирать; срабатывать)

Триггер – это логическая схема с положительной обратной связью, которая может находиться только в одном из двух возможных устойчивых состояний, принимаемых за состояние «лог. 1» и «лог. 0».
К триггерам относят все устройства имеющие два устойчивых состояния.
Триггер – логическое устройство способное хранить 1 бит информации.

Рисунок 5 - Триггер это простейшая последовательностная схема

UК1/RБ2

UК2 = UИП – IК2* RК2 ; IБ1 ≈ UК2/RБ1

предъявляемых к триггеру может быть разбита на две группы: функциональные

и схемотехнические.

К функциональным относят те требования и параметры, которым должен удовлетворять триггер при его конкретном применении.
К их числу можно отнести:

функциональный тип триггера;
способ записи информации в триггер;
способ управления записью информации в триггер;
число тактирующих, информационных, разрешающих и установочных входов;
быстродействие триггера;
функциональную надежность триггера.

К схемотехническим относят параметры, которые являются зависимыми от схемного решения триггера при условии выполнения последним всех функциональных требований и параметров. К ним можно отнести:

число корпусов ИМС или аппаратурные затраты;
эквивалент нагрузки триггера по тактовому входу nс;
нагрузочную способность триггера по выходу nQ.
потребляемую мощность.

переходов
Q+ = f(In, …, I1, Q),

где: Ii – информационные сигналы,

Q = Q(t) – значение выходного сигнала,
Q+ = Q(t + Dt) – значение выходного сигнала в следующий момент времени.

Обычно используются триггеры и ЭП с одним, двумя или тремя информационными входами.

Асинхронный потенциальный элемент задержки, используемый в качестве ЭП в основной модели автомата, описывается функцией переходов
Q+ = D
где: D = D(t) – входной информационный сигнал (D – delay – задержка), Q+ = Q(t + Dt) и Dt время задержки сигнала D в ЭП.

Структурная схема для синтеза ЭП типа R-S

выхода (22 = 4)
1.
Нейтральная комбинация – режим хранения
2.
переключение
подтверждение
3.
Неопределённая комбинация
Переход от

неопределённой комбинации к нейтральной у RS-триггеров иногда называется запрещённой.

tЗР ср
t1,0ЗП = t1,0ЗР ≈ tЗР ср
tЗП =

2 tЗР ср

Задержка переключения сигнала Q относительно сигнала S
Информационный сигнал переключает 2 ЛЭ

Задержка переключения сигнала Q относительно сигнала R
Информационный сигнал переключает 1 ЛЭ

Время задержки оценивается по наибольшему полученному значению

ЗП – задержка переключения
ЗР – задержка распространения

На практике для надежности переключения триггера длительность входного импульса увеличивают на одну задержку, то есть ti = 3tp.
Максимальная и рабочая частоты переключения триггера соответственно равны:
fmах = 1/(2tp) и fp = 1/(3tp).

Рисунок 7 ‒ Временная диаграмма RS-триггера

– значения логических переменных в момент времени t на входах

R, S и выходе Q,
Qt+1 – состояние триггера после переключения;
K6, К7 – неопределенные коэффициенты на тех наборах, где входные сигналы Rt, и St, одновременно принимают значение единицы (запрещенная комбинация сигналов).

Рисунок 8 - Карта Карно для RS-триггера

Асинхронный RS-триггер и его разновидности

Таблица 1

что элементы ИЛИ-НЕ в схеме переключаются последовательно.
Имеется интервал времени,

когда на обоих выходах устанавливаются одинаковые сигналы Q = 0 и /Q = 0 — явление "риск".
Длительность переключения триггера определяется суммой задержек: tПТ = 2tр. Длительность входного сигнала определяется из условия tj > tПТ.

Рисунок 9 ‒ Принципиальная схема и УГО
асинхронного RS-триггера на элементах ИЛИ-НЕ

что элементы И-НЕ в схеме переключаются последовательно.
Имеется интервал времени,

когда на обоих выходах устанавливаются одинаковые сигналы Q = 1 и /Q = 1 — явление "риск".
Длительность переключения триггера определяется суммой задержек: tПТ = 2tр. Длительность входного сигнала определяется из условия tj > tПТ.

Рисунок 10 - Принципиальная схема и УГО
асинхронного RS-триггера на элементах И-НЕ

управляющих входах на выходе Q устанавливается состояние лог. 1.
R-триггер –

при одновременной подаче двух активных сигналов на управляющих входах на выходе Q устанавливается состояние лог. 0.
E-триггер (Exclusive ‒ особенный) – при одновременной подаче двух активных сигналов на выходе Q сохраняет предыдущее состояние.

Рисунок 11 ‒ Схема S-триггера.
Или RS-триггер с доминирующим S-входом в базисе ИЛИ-НЕ.

Наличие неопределённости ограничивает функциональные возможности RS-триггера. Подключая ко входам RS-триггера схему управления из логических элементов, включенных определённым образом, можно обеспечить, чтобы при любых входных комбинациях сигналы на выходе триггера имели строго определённые, наперёд известные состояния.

структура E-триггера
Асинхронныe R, S, E-триггеры на элементах И-НЕ

основной и инверсный. Входной импульс переключает триггер в противоположное состояние.

Структурная формула, описывающая работу Т-триггера имеет следующий вид

Т-триггер называют «счетным» триггером, так как делит частоту следования управляющих импульсов в два раза, или, как говорят, «пересчитывает» их вдвое.
Основным признаком Т-триггера является подача на информационные входы RS-триггера входящего в состав Т-триггера, информации с выходов этого же триггера.

.

Если триггер перед подачей очередного входного импульса был сброшен (установлен в 0, то есть Q = 0), то логическая  единица с его инверсного выхода поступает на информационный вход S синхронного RS-триггера (верхний вход элемента D1) и, поэтому, триггер переключается в состояние «единица» (Q = 1).
При единичном исходном состоянии (Q = 1) единица с основного выхода (Q) поступает на вход сброса синхронного RS-триггера и триггер сбрасывается в «0», то есть опять переключается в противоположное состояние (Q = 0).

было выполнить условие tUвх 

переключения триггера, так как в противном случае триггер может переключиться не один раз под действием одного входного импульса.

Двухступенчатый Т-триггер состоит из двух асинхронных RS-триггеров (D3, D6) и инвертора (D7). При подаче первого перепада входного импульса из 0 в 1 переключается в противоположное состояние только первая ступень всего триггера (первый RS-триггер на элементах D1,D2,D3).
Вторая ступень не меняет своего состояния, так как логическая единица со входа триггера через инвертор D7 поступает на элементы D4 и D5 и обеспечивает на инверсных входах RS-триггера D6 две единицы и, следовательно, хранение информации на выходе Т-триггера. 
При окончании входного импульса логический ноль на входе сохраняет состояние первой ступени триггера, но меняется на противоположное второй ступени, то есть всего Т-триггера. Такое управление триггером, когда переключение происходит только под действием импульса, то есть под действием двух перепадов напряжения называется динамическим управлением.

JK-триггера
Отличие JK- от  RS-триггера состоит в том, что этот триггер не

имеет запрещенных комбинаций сигналов на входах, а при подаче управляющих сигналов одновременно на оба входа триггер переключается в противоположное состояние.

JK-триггер называют универсальным, так как его можно преобразовать в любой другой тип триггера. 
RS-триггер получается из JK-триггера, когда входы J и K используются, как входы S и R соответственно, а  запрещенная комбинация не подается.

T-триггер на базе JK

и парафазным (б) выходами
а)

б)

Асинхронныe D-триггер на элементах ИЛИ-НЕ

D-триггер имеет один информационный вход D и основной и инверсный выходы.
D-триггер, называемый еще триггером задержки (Delay) может быть как асинхронным так и синхронным.
Однако, асинхронный D-триггер смысла не имеет, так как информация на выходе всегда совпадает с информацией на входе, то есть Qt+1 = Dt.  

Рисунок 16 ‒ Карты Карно D-триггера:
a) для Qt+1, б) для R*, в) для S*

а) б) в)

временная диаграмма работы D-триггера, в) УГО D-триггера
Благодаря включению элемента D1

на входы RS-триггера поступают разнополярные сигналы (рисунок 17,а), поэтому запрещённое состояние входных сигналов исключено, но время задержки распространения сигнала элемента D1 должно быть меньше, чем у элементов D2 и D3
(tзд.р1 < tзд.р2 = tзд.р3).

В приведённой схеме D-триггера (рисунок 17,а) вследствие задержки распространения сигнал на выходе Q появляется с определённой задержкой, как показано на рисунке 17,б. Таким образом, в асинхронном D-триггере задержка определяется параметрами элементов схемы.

D1

D2

D3

а) б) в)