ВСТРОЕННЫЕ СИСТЕМЫ УПРАВЛЕНИЯ. МИКРОКОНТРОЛЛЕРНАЯ ПЛАТФОРМА STM32

возможность создания микроконтроллеров с 32- битной архитектурой, цена которых

сопоставима с 8-битными микроконтроллерами

32-х битное ядро для реализации требует несколько десятков тысяч транзисторов, в то время как 256Кб flash-памяти — это 2 млн транзисторов. Соответственно, основное место площади современного контроллера занимает память, порты ввода/вывода и периферийные модули

Уменьшение площади кристалла даже в 2 раза не уменьшает стоимость вдвое, так как львиную долю стоимости микроконтроллера составляет механическая обработка 

и ARM9
Новое поколение 32- битных микроконтроллеров компании STMicroelectronics использует

ядро CORTEX M3 и обеспечивает фантастическое соотношение цена/качество. При больших партиях стоимость микроконтроллера доходит до 1 евро

Cortex-M3, которое подключено к flash-памяти по шине инструкций I-bus
Шина данных

D-bus и системная шина System Cortex подключены к матрице высокоскоростных шин AHB
Внутреннее статическое ОЗУ подключено напрямую к матрице шин AHB, с которой также связан блок прямого доступа к памяти (ПДП).

 

разделенные на две группы:
Performance Line, в которую вошли микроконтроллеры с

тактовой частотой ЦПУ до 72 МГц;
Access Line (тактовая частота до 36 МГц)

и потребляют с учетом нахождения в активном состоянии всех встроенных

ресурсов, всего лишь 36 мА
Если же использовать поддерживаемые ядром Cortex экономичные режимы работы, то потребляемый ток можно снизить до 2 мкА в режиме STANDBY
Для быстроты возобновления активной работы микроконтроллера используется внутренний RC-генератор на частоту 8 МГц. Его активность сохраняется на время запуска внешнего генератора. Благодаря быстроте перехода в экономичный режим работы и выхода из них результирующая средняя потребляемая мощность еще больше снижается

Энергопотребление

Cortex-M3 осуществляет обработку прерываний аппаратными средствами.
NVIC отвечает за генерацию прерываний

на различные события:
внешние — изменение логического уровня на входе ножки, пробуждение из режима сна;
внутренние — завершение приёма/отправки данных, переполнение счётчика таймера и т.п.
NVIC имеет несколько типов конфигурации:
Стандартная конфигурация: поддержка одного немаскируемого прерывания (NMI), 32 физических прерывания общего назначения с восемью уровнями приоритета;
Улучшенная конфигурация: поддержка от 1 до 240 физических прерываний с количеством уровней приоритета до 256

Контроллер вложенных векторных прерываний (NVIC)

контроллера шины: здесь шины соединены так, что устройства могут взаимодействовать

напрямую, не через ядро.
Архитектурой Cortex-M3 предусмотрены 4 шины, подключенных к матрице:
ICode, для выборки инструкций и векторов прерываний — для пользовательского кода. 32-битная шина AHB-Lite типа;
DCode, для выборки/записи данных и отладочного доступа — для пользовательского кода. 32-битная шина AHB-Lite типа;
System, для выборки инструкций и векторов прерываний, а также выборки/записи данных и отладочного доступа в системном пространстве — для внутренних компонентов МК. 32-битная шина AHB-типа;
PPB (Private Peripheral Bus), для выборки/записи данных и отладочного доступа — для периферии. 32-битная шина APB-типа 

Гарвардская архитектура позволяет одновременно загружать инструкции и осуществлять доступ к

памяти — благодаря этому, а также трёхступенчатому конвейеру, большинство инструкций выполняются за 1 такт
Ядро Cortex-M3 поддерживает набор инструкций Thumb-2, который содержит как 32-битные, так и 16-битные инструкции для сокращения объёма кода за счёт менее дальнобойных переходов; имеет 13 регистров общего назначения, снижая потребность в частом доступе к памяти

понятия ядра микроконтроллера и представляет собой мини-микроконтроллер с периферией - встроенные

системный таймер, контроллер прерываний и т.д.
Стандартная библиотека поддержки ядра – CMSIS (разработана компанией ARM)
CMSIS предоставляет собой файлы определения констант и определения символьных имен, библиотеку функций доступа к регистрам и периферийным модулям ядра и интерфейса пользовательского ПО для операционных систем реального времени (RTOS)

доступа к регистрам ядра;
startup_stm32f10x_xx.s - набор файлов для каждой линейки

семейства STM32, обеспечивающие инициализацию стека и таблицу векторов прерываний;
system_stm32f10x.h - файл начальной инициализации тактовой частоты микроконтроллера

в соответствии со стандартом ANSI C и может использоваться с

любым стандартизованным компилятором
Библиотека состоит из двух взаимодополняющих составляющих:
заголовочных файлов и файлов реализации всей периферии микроконтроллеровSTM32 - STM32F10x_StdPeriph_Driver;
заголовочных файлов и файлов реализации ядра ARM Cortex-M3
Вся функциональность периферийных модулей описана в заголовочных файлах и файлах реализации. Например, для портов ввода-вывода это два файла: stm32f10x_gpio.h и stm32f10x_gpio.c

конфигурации библиотеки stm32f10x_conf.h
файлы обработчиков прерываний stm32f10x_it.h и stm32f10x_it.c.

Для использования

определенных модулей периферии в проект необходимо добавить файлы реализации и сконфигурировать файл stm32f10x_conf.h

Под конфигурацией файла stm32f10x_conf.h подразумевается удаление символов «комментарий» в строчках с названием периферийного модуля, предполагаемого для использования в конкретном проекте.

программатор-отладчик ST-Link с выведенным разъемом SWD
Свободные ножки микроконтроллера выведены на

внешние разъемы

Структура пакета библиотек следующая:
Libraries:
CMSIS (библиотека ядра ARM Cortex-M3);
STM32F10x_StdPeriph_Lib_V3.4.0\Libraries\STM32F10x_StdPeriph_Drive (библиотека

периферии STM32)
Project (типовые применения):
STM32F10x_StdPeriph_Lib_V3.4.0\Project\STM32F10x_StdPeriph_Examples
STM32F10x_StdPeriph_Lib_V3.4.0\Project\STM32F10x_StdPeriph_Template
Utilities (драйвера для отладочных плат STMicroelectronics):
STM32F10x_StdPeriph_Lib_V3.4.0\stm32f10x_stdperiph_lib_um.chm (файл справки)