1 II.Средства проектирования цифровых устройств с использованием

Содержание

1. 1 II.Средства проектирования цифровых устройств с использованием
2. V.I Архитектура интегральных схем с программируемой структурой
3. Классификация ИС по способу обеспечения функциональности
4. Эволюция ПЛИС
5. Преимуществами современных ПЛИС являются:Простота и малое время
6. Сравнение проектов на ASIC, FPGA,PSoC
7. Программируемые логические матрицы
8. Программируемая матричная логика
9. Расширение функциональных возможностей ПЛМ и ПМЛ возможно
10. Структура базовых матричных кристалловТиповые структуры макроячеек1
11. Классификация ПЛИС по типу программируемых связей
12. Архитектура сложных программируемых логических устройств (CPLD)
13. Структура макроячейки (на примере XC9500)
14. Структура ячейки ввода/вывода
15. Архитектура ПЛИС семейства кристаллов XC9500
16. Функциональный блок CPLD (на примере XC9500)
17. Макроячейка (на примере XC9500)
18. Распределитель термов
19. Увеличение функциональности распределитель термов CPLD
20. Программирование распределителя термов CPLD
21. Схема распределения тактовых сигналов (на примере XC9500)
22. Программируемые вентильные матрицы (FPGA)
23. Структура КЛБ (на примере Spartan 3)
24. Структура блока типа SLICEL D = Ai
25. Пример архитектуры FPGA (Spartan 3)
26. Конфигурируемые логические блоки с памятью (Spartan 3)
27. Организация логического блока с памятью в Spartan 3
28. Слайд 28
29. Слайд 29
30. Блок управления синхронизацией (Spartan 3)
31. Устройство коррекции расфазирования синхросигналов (Delay Locked Loops)
32. Способы подключения устройств к DLL
33. Сеть распределения синхросигналов (Spartan 3)
34. Блок ввода/вывода FPGAРегистр DDR
35. Схема управления выходом с третьим состоянием
36. Устройство управления выходом
37. Устройство управления входом (Spartan 3)
38. Матрица коммутации КЛБ (Spartan 3)
39. Конфигурация ПЛИС (на примере Spartan 3)Конфигурация в
40. Последовательная конфигурация (Master Serial)Схема конфигурирования по JTAG интерфейсу (3.3 V)
41. SPI конфигурация с внутренней Flash (Master SPI Flash)SPI конфигурация с внешней Flash (Master SPI Flash)
42. BPI конфигурация (Master BPI)Параллельная конфигурация (Master Parallel)
43. Последовательная конфигурация (Slave Serial)JTAG конфигурация (JTAG)Параллельная конфигурация (SelectMap)
44. Архитектура ПЛИС типа SOPCВарианты реализации библиотечных блоков:
45. Преимущества систем на плате:– использование хорошо проверенных
46. Системы на кристалле
47. –возможность получения более высоких технических показателей (производительность,
48. Пример СнК на основе MicroBlaze
49. Скачать презентанцию

V.I Архитектура интегральных схем с программируемой структурой (ПЛИС)Список дополнительной литературы:Грушвицкий Р. И., Мурсаев А. Х., Угрюмов Е. П. Проектирование систем на микросхемах с программируемой структурой, БХВ-Петербург, 2006, 708 с.Сергиенко А. М.

Главная
Разное
1 II.Средства проектирования цифровых устройств с использованием

Слайды и текст этой презентации

Слайд 1II.Средства проектирования цифровых устройств с использованием программируемых логических интегральных схем

Архитектура интегральных схем с программируемой структурой (ПЛИС).
Основы языка VHDL

и Verilog.
Процесс проектирования цифровых устройств с использованием ПЛИС.

II.Средства проектирования цифровых устройств с использованием программируемых логических интегральных схем Архитектура интегральных схем с программируемой структурой (ПЛИС).

Слайд 2V.I Архитектура интегральных схем с программируемой структурой (ПЛИС)
Список дополнительной литературы:
Грушвицкий

Р. И., Мурсаев А. Х., Угрюмов Е. П. Проектирование систем

на микросхемах с программируемой структурой, БХВ-Петербург, 2006, 708 с.
Сергиенко А. М. VHDL для проектирования вычислительных устройств – К ЧП «Корнейчук», ООО «ТИД «ДС», 2003 – 208 с.
Зотов В. Ю. Проектирование цифровых устройств на основе ПЛИС фирмы Xilinx в САПР WebPACK ISE. – М.: Горячая линия - Телеком, 2003. – 624 с.
IEEE VHDL-93 Standard 2000 Revision
Xilinx ISE Help
Spartan-3 FPGA Family: Complete Data Sheet. Xilinx Inc.
XC9500 CPLD Family: Complete Data Sheet. Xilinx Inc.

V.I Архитектура интегральных схем с программируемой структурой (ПЛИС)Список дополнительной литературы:Грушвицкий Р. И., Мурсаев А. Х., Угрюмов Е.

Слайд 3Классификация ИС по способу обеспечения функциональности

Слайд 4Эволюция ПЛИС

Слайд 5Преимуществами современных ПЛИС являются:

Простота и малое время проектирования.
Низкая стоимость разработки
Сокращение

используемого пространства печатных плат.
Более низкая стоимость в с равнении с

использованием отдельных интегральных схем средней степени интеграции
Более продолжительное обращение продукта на рынке за счет возможности перепрограммирования.
Возможность создание динамически реконфигурируемых устройств.

К недостаткам можно отнести более низкую скорость работы ПЛИС в сравнении с ASIC, а также нерентабельность использования в крупносерийном производстве.

Преимуществами современных ПЛИС являются:Простота и малое время проектирования.Низкая стоимость разработкиСокращение используемого пространства печатных плат.Более низкая стоимость в

Слайд 6Сравнение проектов на ASIC, FPGA,PSoC

Слайд 7Программируемые логические матрицы

Слайд 8Программируемая матричная логика

Слайд 9Расширение функциональных возможностей ПЛМ и ПМЛ возможно с использованием:

введения

обратных и межэлементных связей, что позволяет наращивать количество термов функций;
введения

элементов памяти, что позволяет проектировать на ПМЛ и ПЛМ синхронные цифровые автоматы;
программирования выходных буферов для выдачи выходных сигналов в прямом или инверсном виде;
использования мультиплексоров для выбора альтернативных путей прохождения сигналов;
репрограммируемых точек связи и памяти конфигурации, позволяющим перепрограммировать функциональность и связность частей ПЛМ и ПМЛ.

Расширение функциональных возможностей ПЛМ и ПМЛ возможно с использованием: введения обратных и межэлементных связей, что позволяет наращивать

Слайд 10 Структура базовых матричных кристаллов
Типовые структуры макроячеек
1 - Базовые ячейки

(БЯ);
2 - Промежутки между БЯ для прокладки трасс (транзитные соединения).

Структура базовых матричных кристалловТиповые структуры макроячеек1 - Базовые ячейки (БЯ);2 - Промежутки между БЯ для прокладки

Слайд 11Классификация ПЛИС по типу программируемых связей

Слайд 12Архитектура сложных программируемых логических устройств (CPLD)

Слайд 13Структура макроячейки (на примере XC9500)

Слайд 14Структура ячейки ввода/вывода

Слайд 15Архитектура ПЛИС семейства кристаллов XC9500

Слайд 16Функциональный блок CPLD (на примере XC9500)

Слайд 17Макроячейка (на примере XC9500)

Слайд 18Распределитель термов

Слайд 19 Увеличение функциональности распределитель термов CPLD

Слайд 20Программирование распределителя термов CPLD

Слайд 21 Схема распределения тактовых сигналов (на примере XC9500)

Слайд 22Программируемые вентильные матрицы (FPGA)

Слайд 23Структура КЛБ
(на примере Spartan 3)

Слайд 24Структура блока типа SLICEL
D = Ai xor Bi,
M7 =

Ai and Bi
S = D xor CIN

Слайд 25Пример архитектуры FPGA (Spartan 3)

Слайд 26Конфигурируемые логические блоки с памятью (Spartan 3)

Слайд 27Организация логического блока с памятью в Spartan 3

Слайд 28

Слайд 29

Слайд 30 Блок управления синхронизацией (Spartan 3)

Слайд 31Устройство коррекции расфазирования синхросигналов (Delay Locked Loops)

Слайд 32Способы подключения устройств к DLL

Слайд 33 Сеть распределения синхросигналов (Spartan 3)

Слайд 34Блок ввода/вывода FPGA
Регистр DDR

Слайд 35Схема управления выходом с третьим состоянием

Слайд 36Устройство управления выходом

Слайд 37Устройство управления входом (Spartan 3)

Слайд 38Матрица коммутации КЛБ (Spartan 3)

Слайд 39Конфигурация ПЛИС (на примере Spartan 3)
Конфигурация в режиме ведущего (Master)
Последовательная

конфигурация (Master Serial)
SPI конфигурация с внешней Flash (Master SPI Flash)
SPI

конфигурация с внутренней Flash (Master SPI Flash)
BPI конфигурация (Master BPI)
Параллельная конфигурация (Master Parallel)
Конфигурация в режиме ведомого (Slave)
Последовательная конфигурация (Slave Serial)
JTAG конфигурация (JTAG)
Параллельная конфигурация (SelectMap)

Конфигурация ПЛИС (на примере Spartan 3)Конфигурация в режиме ведущего (Master)Последовательная конфигурация (Master Serial)SPI конфигурация с внешней Flash

Слайд 40Последовательная конфигурация (Master Serial)
Схема конфигурирования по JTAG интерфейсу (3.3 V)

Слайд 41SPI конфигурация с внутренней Flash (Master SPI Flash)
SPI конфигурация с

внешней Flash (Master SPI Flash)

Слайд 42BPI конфигурация (Master BPI)
Параллельная конфигурация (Master Parallel)

Слайд 43Последовательная конфигурация (Slave Serial)
JTAG конфигурация (JTAG)
Параллельная конфигурация (SelectMap)

Слайд 44Архитектура ПЛИС типа SOPC
Варианты реализации библиотечных блоков:
Soft - ядра.

Firm - ядра. Hard – ядра.
Назначение ядер:
Память (ОЗУ, FIFO, кэш- память,

…). АЛУ (умножители, …). Интерфейсная логика (JTAG, PCI, SPI, UART, …). МП и МК.

Архитектура ПЛИС типа SOPCВарианты реализации библиотечных блоков: Soft - ядра. Firm - ядра. Hard –

Слайд 45Преимущества систем на плате:
– использование хорошо проверенных серийных компонентов;
– более

простой процесс тестирования и отладки;
– возможность замены неисправных компонентов;
– низкая

стоимость создания опытных образцов и малых серий.

Системы на плате

Преимущества систем на плате:– использование хорошо проверенных серийных компонентов;– более простой процесс тестирования и отладки;– возможность замены

Слайд 46Системы на кристалле

Слайд 47–возможность получения более высоких технических показателей (производительность, энергопотребление, массогабаритные характеристики);

–

более низкая стоимость при крупносерийном выпуске.

– малые затраты на разработку

и создание опытных образцов;

– возможность многократной коррекции проекта, меньше вероятность переделки платы;

– использование хорошо проверенных серийных изделий;

– более простой процесс тестирования и отладки (возможность реализации и отладки «по частям»).

Преимущества систем на кристалле:

–возможность получения более высоких технических показателей (производительность, энергопотребление, массогабаритные характеристики);– более низкая стоимость при крупносерийном выпуске.– малые

Слайд 48Пример СнК на основе MicroBlaze

Скачать презентацию

Разделы презентаций

1 II.Средства проектирования цифровых устройств с использованием

Содержание

Слайды и текст этой презентации

Слайд 1II.Средства проектирования цифровых устройств с использованием программируемых логических интегральных схем

Архитектура интегральных схем с программируемой структурой (ПЛИС). Основы языка VHDL

Слайд 2V.I Архитектура интегральных схем с программируемой структурой (ПЛИС)Список дополнительной литературы:Грушвицкий

Р. И., Мурсаев А. Х., Угрюмов Е. П. Проектирование систем

Слайд 3Классификация ИС по способу обеспечения функциональности

Слайд 4Эволюция ПЛИС

Слайд 5Преимуществами современных ПЛИС являются:Простота и малое время проектирования.Низкая стоимость разработкиСокращение

используемого пространства печатных плат.Более низкая стоимость в с равнении с