АДРЕСНОЕ ПРОСТРАНСТВО МПС И МЕТОДЫ ДЕШИФРАЦИИ

3. Схемы адресных дешифраторов
4.Использование ПЗУ в качестве

адресного дешифратора.

0, 1, 2,., (2*n—1); где n—число адресных линий.
Это множество

для наглядности представляют в виде отрезка числовой оси
либо в виде таблицы)
Нумера­ция точек, или «ячеек», адресного пространства при его графическом представлении производится снизу вверх или сверху вниз (что удоб­нее) в десятичной, восьмеричной или шестнадцатеричной форме

комбинаций (адресов), которые может вы­дать на адресную шину активное устройство
.

Адресное пространство определяет лишь потенциальные возможности системы—максимальное число программно-доступных элементов, которые могут присутствовать в ней. Поэтому адресное пространство можно сравнить с пустым или частично за­полненным помещением библиотеки, в котором можно разместить, например, не более 64К книг

программно-доступных объектов.

8К (4000-5FFF) отведенная для

адресов ПЗУ;
В- свободная зона 24К (6000-BFFF),
Г- «окно» размером 8К (C000-DFFF)
Д- зона 8К (E000-FFFF)

нужно,
во-первых, определить, его «положение» в адресном пространстве

во-вторых, предусмотреть схему адресного дешифратора, который срабатывает при обращении процессора к схеме.
Положение адреса в адресном пространстве микроЭВМ можно выбрать в любой сво­бодной области, т. е.
либо в оставшейся незанятой части зоны ЕООО—FFFF,
либо в области 6000—BFFF.
Остановимся, например, на последней: 6000—BFFF.
Структура дешифратора зависит от используемой элементной базы и, что особенно важно, от выбранного метода дешифрации

не выдавалась в шину данных одновременно из микро­схем ОЗУ DS1

и DS2. Это условие выполняется, так как сигналы ВК1 и ВК1* никогда не принимают одновременно нулевых значе­ний. При А15=0 работает микросхема DS1, а при А15=1—микро­схема DS2 (принята положительная логика).
Линии А0 — А9 адресной шины определяют адрес ячейки памя­ти внутри выбранной для обмена микросхемы DS1 или DS2. Линии А10—А14 не используются. Линия чтение—запись не показана, как и другие несущественные для данного примера линии.
Младшие десять разрядов определяют поло­жение ячейки в одной из зон DS1 или DS2
. Разряды А10—А15 определяют положение блока в адресном пространстве.

можно передать 2*3= 8
различных адресов: 000, 001, 010, 01l,

100, 101, 110, 111.; (h)
При четырех линиях число возможных состояний шины составляет 2*4=16:
0000, 0001,..., 1111; (h)
при 16 линиях число возможных состояний составляет 216=65536=64К, где К=210=1024.
0000,0001, ……0FFFF (h)

пространство на две равные части
два старших разряда делят его

на четыре равные части(
три старших разряда—на восемь равных частей.
Шестнадцать разрядов адреса делят адресное пространство емкостью 64К на 64К частей по одной ячейке
.

с 0000-7FFFh 0 -32K
A15=1

8000-0FFFFh 33 K– 64K

A15 A14
0 0 0000-3FFFh 0-16K
0 1 4000-7FFFh 17K-32K
1 0 8000-0BFFFh 33K-48K
1 1 C000-0FFFFh 49K-64K

1K
0C00-0FFFh 1K 0000-0FFFh 4K

1000-13FFh 1K
1400-17FFh 1K
1800-1BFFh 1K
1C00-1FFFh

1K 0000h-1FFFh 8K

0000-3FFFh 16K

0000-7FFFh 32K

0000-0BFFh 48K

0000-0FFFFh 64G

пространства для размещения в них адресов следующих устройств, каждое из

которых представля­ет собой одну микросхему:,
а) ПЗУ1 зону F000—FFFF, 4K ячеек;
б) ПЗУ2 зону E000—EFFF, 4K ячеек;
в) ОЗУ1 зону A000—A7FF, 2K ячеек;
г) УВВ зону 8000—87FF, 2K ячеек;
д) ОЗУ2 зону 0000—3FFF, 16К ячеек.

должна обеспечивать деление адрес­ного пространства с точностью до зон размером

2К ячеек.
Анализируя пять старших разрядов(А15-А11) адреса, получаем необходимую точность, поскольку они делят все адресное пространство объемом 64К ячеек на 32 части по 2К ячеек, что и требуется.

32х8 бит
Выходы А—Д этого ПЗУ подключаем к инверсным входам

выбора кристалла соответствующих микросхем