ОЗУ
контроллеры и разъёмы интерфейсов
тактовый генератор, таймер, часы,
динамикROM BIOS, аккумулятор
Разделы презентаций
- Разное
- Английский язык
- Астрономия
- Алгебра
- Биология
- География
- Геометрия
- Детские презентации
- Информатика
- История
- Литература
- Математика
- Медицина
- Менеджмент
- Музыка
- МХК
- Немецкий язык
- ОБЖ
- Обществознание
- Окружающий мир
- Педагогика
- Русский язык
- Технология
- Физика
- Философия
- Химия
- Шаблоны, картинки для презентаций
- Экология
- Экономика
- Юриспруденция
Архитектура системных плат
Содержание
- 1. Архитектура системных плат
- 2. схемы сброса регистров по сигналу PowerGood от БП или кнопки Reset управления напряжением измерений температуры
- 3. Н-р, формата mini ATX с PCI-E 16x
- 4. ATX с двумя PCI-E 16x и WiFi
- 5. 2. Гнёзда процессоровSocket – матрица отверстийSlot – щель с контактами
- 6. Гнёзда отличаются также количеством контактов их расположением напряжением Будьте внимательны!
- 7. Слайд 7
- 8. Слайд 8
- 9. На одной СП обычно не более 2 гнёзд ЦП (нехватка места)
- 10. 3. Чипсета) Это набор БИС с контроллерами интерфейсов (набор микросхем системной логики)
- 11. Слайд 11
- 12. Чипсет рассчитан только на определённые типы
- 13. б) Архитектура North/South BridgeДве БИС: Север –
- 14. Замечание: Intel называет современную мостовую схему Hub-архитектуройHub – центр, ядро, пуп
- 15. Здесь «хабы» – концентраторы контроллеров на севере:
- 16. Intel 955X
- 17. в) Замечания Возможности СП зависят не только
- 18. чипсет настраивается во время POST биты
- 19. Передаёт адреса, данные и сигналы управления между
- 20. Раньше ЦП был связан с L2 кэшем по спец. шине (Back-Side Bus)ЦПL2СеверBSBFSBСШ называласьFSB – Front-Side Bus
- 21. СШ работает на внешней частоте νex ЦП
- 22. Н-р, для P-IV266*4*106*64/8=8.5 ГБ/с
- 23. 5. Шина памяти - между чипсетом и ОЗУИногда является частью СШсеверЦПОЗУСШ
- 24. Слайд 24
- 25. Сравнение платформ ПК
- 26. 6. «Одночиповые чипсеты»Интеграция MCH и ICH на одном кристалле
- 27. MSI K9NECS nForce4
- 28. Скачать презентанцию
схемы сброса регистров по сигналу PowerGood от БП или кнопки Reset управления напряжением измерений температуры
Слайды и текст этой презентации
Слайд 1§7 Архитектура системных плат
1. Обязательные компоненты
гнёзда для ЦП и
ОЗУ
динамикROM BIOS, аккумулятор
Слайд 2 схемы
сброса регистров по сигналу PowerGood от БП
или кнопки Reset
управления напряжением
измерений температуры
Слайд 6Гнёзда отличаются также
количеством контактов
их расположением
напряжением
Будьте
внимательны!
Слайд 12 Чипсет рассчитан только на определённые типы ЦП и ОЗУ
Заметно (н-р, 30%) влияет на производительность ПК
Слайд 13б) Архитектура North/South Bridge
Две БИС:
Север – быстрый: ЦП –
ОЗУ – видеокарта – IRQ, DMA
Юг – медленный: НЖМД,
USB, ROM BIOS, часы, … 
Слайд 15Здесь «хабы» – концентраторы контроллеров
на севере: MCH –
main controller hub
на юге: ICH – I/O controller hub
Слайд 17в) Замечания
Возможности СП зависят не только от чипсета, но
и
- других БИС
- BIOS
- драйверов
Слайд 18 чипсет настраивается во время POST
биты настроек читаются из
ПЗУ
их можно менять в CMOS Setup или ОС
чипсет можно
«испортить» программно!
Слайд 19Передаёт адреса, данные и сигналы управления между ЦП, ОЗУ и
северным мостом
шины:
адресов
данных (в т. ч. команд)
управления
4. Системная
шина (СШ)
Слайд 20Раньше ЦП был связан с L2 кэшем по спец. шине
(Back-Side Bus)
ЦП
L2
Север
BSB
FSB
СШ называлась
FSB – Front-Side Bus
Слайд 21СШ работает на внешней частоте νex ЦП (частота ядра больше
в 1-10 раз)
Скорость обмена = νex·N, где N –
разрядность шины
