Слайд 1§3. Операционные элементы
(ОЭ)
ОЭ – ЛУ, выполняющие не элементарные операции.
Н-р, сумматоры,
счётчики, …
Слайд 21. Комбинационные ОЭ
(без памяти)
а) Преобразователи кодов
шифратор
преобразует сигнал
на одном из n входов в m-разрядный выходной код
Слайд 30
1
2
3
4
5
6
7
8
9
CD
1
2
4
8
x0
x9
y0
y3
Пример: десятично-двоичный
coder
веса
Слайд 4
Простейшая схема на элементах ИЛИ
Слайд 5 дешифратор
преобразует n-разрядный входной код в сигнал только на одном
из m выходов
Слайд 6DC
Пример: 2-х разрядный
decoder
x0
x1
y0
y3
Слайд 7б) Коммутаторы
мультиплексор
пропускает сигнал только с одного из указанных входов
MX
n
входов адреса
2n информ. входов
Слайд 8 демультиплексор
посылает входной сигнал на указанный выход
DMX
A0
A1
x
y0
y3
Слайд 9в) Арифметические устройства
компаратор
Сравнивает два числа. Результат отображается лог. 1
на одном из трёх выходов.
Слайд 11 сумматор
Складывает несколько чисел.
Двоичный сумматор используется также для операций вычитания,
умножения и деления.
SM
PL
A
B
S
P
Слайд 12Одноразрядный сумматор с переносом
Слайд 132. Триггеры
а) Триггер – это ОЭ, имеющий два устойчивых выходных
состояния.
Trigger – спусковой крючок, защёлка.
Слайд 14Устойчивость вызвана наличием обратных связей – выход одного замыкается на
вход другого.
1
1
R
S
Пример:
RS-триггер
Слайд 15R – reset
S – set
– прямой выход
– инверсный выход
Состояние RS-триггера
– уровень сигнала на
Слайд 16в) Триггер переключается только при определённых комбинациях входных сигналов.
Пример:
RS-триггер
Q0 –
текущее состояние
Слайд 17* – оба выходных сигнала нулевые:
комбинация R=S=1 запрещённая
После R=S=1 RS-триггер
переходит в случайное состояние
Слайд 18У RS-триггера есть четыре режима работы:
хранение информации
запись нуля
запись единицы
запрещённый
Слайд 19RS-триггер является базовым элементом ЛУ с памятью
Слайд 20г) Триггеры без запрещённых комбинаций
JK-триггер
D-триггер (delay)
T-триггер (делитель ν)
Слайд 21д) Синхронизация
Триггер называется синхронным, если меняет состояние только при подаче
импульса на спец. вход C (синхронизирующий)
с
Слайд 22Синхронизация
статическая - по плато
динамическая
- по фронту
Плато
Фронт передний
С
t
Фронт задний
Слайд 233. Последовательностные ОЭ
а) Регистр – хранит и (или) преобразует многоразрядные
двоичные числа
Состоит из
триггеров:
RG
=
T
T
+
+…
Слайд 24 параллельный RG – триггеры не зависят друг от друга
D
C
T
D
C
T
D
C
T
При
С=1 выход каждого триггера получает лог. уровень входа
Слайд 26 последовательный RG – выход каждого триггера идёт на вход
следующего
D
C
T
D
C
T
D
C
T
динамическая синхр.
Слайд 27Фронт делают узким настолько, чтобы сигнал успел пройти не более
одного триггера!
Слайд 28 Каждый синхроимпульс сдвигает код числа на один разряд
1000
0100
0010
0001
Н-р:
сдвигающий
регистр
Слайд 29 Для записи N-разрядного числа нужно N тактов.
Слайд 30А для чтения достаточно одного такта!
Сдвиговым RG можно преобразовать последов.
код в парал.
Слайд 31 универсальный RG – может записывать и выдавать числа как
в последов., так и парал. режимах.
Используется для
преобразования кодов
операций
умножения и деления
Слайд 32Вывод:
благодаря своей многофункциональности регистры стали одними из самых распр. ОЭ
Слайд 33б) Счётчик – запоминает кол-во Nf пришедших фронтов.
Состоит из цепочки
триггеров, число которых K наз. модулем счёта.
CT
Слайд 34§4. Микросхемы памяти
1) Виды ЗУ
ОЗУ – оперативные
ПЗУ –
постоянные
ППЗУ – перепрограммируемые постоянные
Слайд 35Сравнение:
Э - затраты энергии при хранении
Б, М – быстро,
медленно
Слайд 36Для ППЗУ также указывают
гарантийное время хранения
допустимое число
циклов перезаписи
Слайд 372) Физика элементов памяти (ЭП)
ЭП хранит 1 бит
Слайд 38Электрические элементы
Металл Диэлектрик Полупров.
(MOS)
С – стираемое, статическое
ПВ – произвол. выборка
Д
– динамич.
флэш
кэш
ОЗУ
Слайд 39Магниторезистивные элементы и чипы
Слайд 41Оптические элементы: бистабильность?
0Ú1?
Слайд 4264 слова по 64 бита (512 байт)
на 1 мкм2 ?
Слайд 43Память ЭВМ приблизилась по плотности к человеческой
Слайд 443) Организация МП
а) Логическая:
- N ячеек по n
разрядов
- последовательная нумерация
- номер ячейки – адрес
Байт –
минимальная адресуемая единица информации.
Обычно n=8
Слайд 45Страница – область памяти фиксированного размера
(н-р, 4 Кбайт, 2, 4
Мбайт)
Нужны для ускорения обмена, н-р, при свопинге
Слайд 46 Накопитель – матрица из ЭП
Адрес ЭП: номер строки и
номер столбца
б) Физическая
Слайд 47 Адрес ЭП вычисляется контроллером памяти и поступает в регистр
адреса по адресной шине
Н-р:
Слайд 48 адреса строк и столбцов подаются на дешифраторы
Накопитель
деш. столбцов
деш. строк
регистр
адреса
Слайд 49 режимы работы ЭП
- хранение: отключается от входов и выходов
-
чтение: подключается к усилителю чтения
- запись: к усилителю записи
Слайд 51Банк – чип (группа чипов), использующий всю ширину шины данных
Н-р,
банк DDR SDRAM:
8 чипов 8-и разрядных
n=64