Разделы презентаций
- Разное
- Английский язык
- Астрономия
- Алгебра
- Биология
- География
- Геометрия
- Детские презентации
- Информатика
- История
- Литература
- Математика
- Медицина
- Менеджмент
- Музыка
- МХК
- Немецкий язык
- ОБЖ
- Обществознание
- Окружающий мир
- Педагогика
- Русский язык
- Технология
- Физика
- Философия
- Химия
- Шаблоны, картинки для презентаций
- Экология
- Экономика
- Юриспруденция
Память в вычислительных системах
Содержание
- 1. Память в вычислительных системах
- 2. Характеристики запоминающих устройствЕмкость.Разрядность.Способ доступа.Физический тип или тип носителя.Быстродействие.Способ организации.Стоимость.
- 3. Простейшее ЗУ и его диаграмма работыБыстродействие
- 4. Иерархия ЗУПрирост быстродействия ЗУ9% в год или
- 5. Классификация полупроводниковых ЗУорганизацияЭнергонезависимыеЭнергозависимые
- 6. Оперативная памятьRAM (Random Access Memory) – память с произвольным доступом.ДинамическаяDRAMСтатическаяSRAMТриггерТранзистор и конденсаторКэш-памятьОперативная память
- 7. SRAMВ основном применяется для организации кэш-памяти и других специальных типов памяти.
- 8. Способы организации ЗУСтруктура 2D;Структура 3D;Структура 2DM;Блочные структуры;Структура видеопамяти;Буфер FIFO;Буфер LIFO;Буфер круговой;Кэш память;
- 9. Структура 2DЗЭ образуют прямоугольную матрицу РазрядностьЧисло словПрименяется
- 10. Структура 3DИспользуется принцип двухкоординатной выборки. Применяется в
- 11. Структура 2DMСочетает достоинства двух предыдущих.
- 12. Блочные структуры ЗУС увеличением емкости матрицы ЗЭ
- 13. Блочная организация оперативной памятиПока идет регенерация в одном банке, можно работать с другим банком.
- 14. Увеличение разрядности памяти на ИС
- 15. Много портовые ОЗУОбеспечивают возможность одновременного доступа к
- 16. Буфер FIFOЗУ для хранения очередей данных. Принцип
- 17. Буфер LIFOЗУ работает по принципу последний пришел,
- 18. Круговой буферПрименяется при решении задач цифровой обработки
- 19. Схема взаимодействия процессора ОЗУ и кэш-памятиПроцессор имея
- 20. Запоминающий элемент КМОПСчитываниеЗаписьТ1 и Т2 – транзисторымалой
- 21. Асинхронная статическая память256К на 4 = 1
- 22. Статическая память КМ185 РУ7256 слов по 4 разряда.Выборка 45 нс.
- 23. Статическая память КМ185 РУ7256 слов по 4 разряда.Выборка 45 нс.Выход с 3-мя состояниями
- 24. Статическая память КМ185 РУ7
- 25. Синхронная статическая памятьRGRG9сиПри добавлении выделенных регистров, работающих
- 26. Искусственная энергонезависимость статических ЗУ для КМОПСхемы подключения
- 27. Искусственная энергонезависимость статических ЗУ – NV-SRAMВыпускаются с
- 28. Динамические ЗУ. Базовая структура запоминающей ячейкиПозволяет на
- 29. Особенности динамических ЗУПоток обращений к динамическому ЗУ
- 30. Считывание и запись в динамической ячейке памятиКлюч записи нуляКлюч записи единицыПеред считыванием Сл заряжается дополовины Uсс
- 31. Внешняя организация DRAMМультиплексирование внешней шины часто применяется.
- 32. Организация микросхем динамической памятиOE output enableWE write enableCS chip selectDIO
- 33. Структурная схема динамической памятиБлокрегенерацииRASRAWДешифраторстолбцаДешифраторстрокизаписьчтениеУзпУчтЯдро
- 34. Сигналы RAS и CAS в управлении DRAM
- 35. Методы повышения быстродействия динамических ЗУБыстрый страничный
- 36. Эволюция оперативной памяти динамического типаFPM – Fast
- 37. Асинхронная динамическая память FPM DRAMFPM – Fast
- 38. Асинхронная динамическая память EDO DRAMEDO – Extended
- 39. Асинхронная динамическая память BEDO DRAMBEDO – Burst
- 40. Недостаток асинхронной динамической памятиПроцессор ждет выполнение операций
- 41. Переход к синхронной динамической памяти. Особенности организации.Увязка
- 42. Синхронная динамическая память SDRAMСинхронизация входных и выходных
- 43. Синхронная динамическая память SDRAM Принцип работыУвеличивает производительность ПК на 25 %.
- 44. Синхронная динамическая память DDR (Double Data Rate)DDR
- 45. Структура DDR SDRAM Samsung 128 МбитАдресные входы
- 46. Память DDR2 SDRAMЗа каждый такт работы ядра на шину данных выдается 4 бита.Четырех банковая структура буфера
- 47. Модули DDR2
- 48. Память DDR3 SDRAMЛогическое развитие DDR2. Стандарт принят
- 49. Характеристики модулей DDR3
- 50. Развитие технологии DDRОбщей проблемой DDR является повышенное
- 51. Rambus DRAMПрименяется в графических и мультимедийных приложениях
- 52. RLDRAM (Reduced Latency DRAM)Идея – уменьшение длительности
- 53. FCRAM (Fast Cycle RAM)Идея – сегментация ядра
- 54. Перспективные ЗУFRAM – ферроэлектрические.PFRAM – полимерно-ферроэлектрические.MRAM –
- 55. Виды модулей оперативной памятиSIMM – (Single In-line
- 56. Виды модулей оперативной памятиDIMM (Dual In-line Memory
- 57. Организация памяти на модулях DIMM DDR2
- 58. Виды модулей оперативной памятиRIMM (Rambus In-line Memory
- 59. Энергонезависимые ОЗУМикросхемы BBSRAM (Battery-Back SRAM) – обычные
- 60. Скачать презентанцию
Характеристики запоминающих устройствЕмкость.Разрядность.Способ доступа.Физический тип или тип носителя.Быстродействие.Способ организации.Стоимость.
Слайды и текст этой презентации
Слайд 2Характеристики запоминающих устройств
Емкость.
Разрядность.
Способ доступа.
Физический тип или тип носителя.
Быстродействие.
Способ организации.
Стоимость.
Слайд 6Оперативная память
RAM (Random Access Memory) – память с произвольным доступом.
Динамическая
DRAM
Статическая
SRAM
Триггер
Транзистор
и конденсатор
Кэш-память
Оперативная память
Слайд 8Способы организации ЗУ
Структура 2D;
Структура 3D;
Структура 2DM;
Блочные структуры;
Структура видеопамяти;
Буфер FIFO;
Буфер LIFO;
Буфер
круговой;
Кэш память;
Слайд 9Структура 2D
ЗЭ образуют прямоугольную матрицу
Разрядность
Число слов
Применяется в ЗУ малой
емкости
Недостатки:
Сложный дешифратор;
Матрица не квадратная и
при большой емкости
матрицаприобретает вид полосы.
Для хранения 1К слов дешифратор
с 1024 выходами.
Однокоординатная выборка
Слайд 10Структура 3D
Используется принцип двухкоординатной выборки. Применяется в ЗУ с многоразрядной
– слойной организацией.
Для хранения 1к слов – два дешифратора с
32 выходами.Недостаток – сложность ЗЭ
Слайд 12Блочные структуры ЗУ
С увеличением емкости матрицы ЗЭ возрастают длины линий
выборки и записи-считывания и емкостные нагрузки на них. В результате
снижается быстродействие.К адресу 2DM добавляют
номер блока.
Память делят на блоки или банки определенного размера
Слайд 13Блочная организация оперативной памяти
Пока идет регенерация в одном банке, можно
работать с другим банком.
Слайд 15Много портовые ОЗУ
Обеспечивают возможность одновременного доступа к памяти двух устройств
(Процессоров).
Проблемы возникают, если устройства обращаются к ячейке с одним
адресом, но
такая вероятность не более 0.1%..
Слайд 16Буфер FIFO
ЗУ для хранения очередей данных. Принцип - первый вошел
первый вышел. Возможен разный темп записи и считывания.
В начале работы
CTR обнуляютсяПри CTR1=CTR2, то
буфер полон. Прием
данных запрещен.
При CTR1=CTR2=0,
то буфер пуст и чтение
запрещено.
Применяются в МАС контроллерах, обеспечивающих Ethernet связь.
Слайд 17Буфер LIFO
ЗУ работает по принципу последний пришел, первый вышел.
Стековая память.
Применяется для сохранения состояния регистров
процессора при обработке прерываний.
Слайд 18Круговой буфер
Применяется при решении задач цифровой обработки сигналов,
обеспечивая задержку данных
для реализации алгоритмов ЦОС.
Работает по принципу – сначала чтение.
По нулевому
адресу записываютcявходные данные, из этой же
ячейки считываютcя выходные
в режиме Read First.
Слайд 19Схема взаимодействия процессора ОЗУ и кэш-памяти
Процессор имея адрес нужной информации
сначала обращается к кэш памяти. По тегу определяется
Есть информация в
кэш или нет. Если есть, то HIT – кэш попадание.
Слайд 20Запоминающий элемент КМОП
Считывание
Запись
Т1 и Т2 – транзисторы
малой мощности.
Т3 – имеет
мощность
большую, чем Т1,Т2 для
обеспечения режима
Переключения.
Статическая память
Слайд 21Асинхронная статическая память
256К на 4 = 1 Мбит.
Структура 3D.
Режим понижения
мощности
рower-down (65% снижение
потребляемой мощности).
В данной схеме применяется
мультиплексирование шины
ввода-вывода данных
DIO
Слайд 25Синхронная статическая память
RG
RG
9
си
При добавлении выделенных регистров, работающих по переднему
фронту синхросигнала
– в действия с блоком памяти будут привязаны к СИ
Слайд 26Искусственная энергонезависимость статических ЗУ для КМОП
Схемы подключения резервных источников питания
Uрезерва
меньше напряжения основного Uсс
Желательно быстрее реагировать на
изменение питания.
Электронное реле
Триггер
управления реле
Слайд 27Искусственная энергонезависимость статических ЗУ – NV-SRAM
Выпускаются с 1996 г.
Схема
Контроля
За
питанием
Статическое
ЗУ
ПЗУ
Блок управления
U low
NV-SRAM – Non volatile SRAM
Слайд 28Динамические ЗУ. Базовая структура запоминающей ячейки
Позволяет на кристалле изготовить в
5 раз больше запоминающих
элементов, чем в статических ЗУ. Поэтому динамические
ЗУ дешевлестатических.
Регенерация заряда емкости через 2-3 миллисекунды.
Считывание разрушает емкость хранения.
Элемент памяти
Конденсатор в структуре кристалла
Слайд 29Особенности динамических ЗУ
Поток обращений к динамическому ЗУ должен учитывать состояние
в котором оно находится.
Регенерация может быть циклической или после чтения.
Слайд 30Считывание и запись в динамической ячейке памяти
Ключ записи нуля
Ключ записи
единицы
Перед считыванием Сл заряжается до
половины Uсс
Слайд 31Внешняя организация DRAM
Мультиплексирование внешней шины часто применяется. В данном
случае применяется
мультиплексирование адресной шины.
Асинхронная
RAS – Row Address Strobe
CAS – Column Address
StrobeОЕ
Слайд 33Структурная схема динамической памяти
Блок
регенерации
RAS
RAW
Дешифратор
столбца
Дешифратор
строки
запись
чтение
Узп
Учт
Ядро
Слайд 35 Методы повышения быстродействия динамических ЗУ
Быстрый страничный доступ. Используется принцип
локальности следования адресов. Не требуется смена установленного адреса полностью.
Пакетная передача
данных. Адрес формируется внутри самой схемы памяти с помощью специального счетчика.Технология DDR. Выдача и восприятие данных по обоим фронтам синхросигнала.
Многобанковые структуры. Для ОП, которая требует время восстановления начального состояния после выполнения рабочего цикла.
Конвейеризация трактов передачи данных.
Слайд 36Эволюция оперативной памяти динамического типа
FPM – Fast Page Mode –
динамическая память с быстрым страничным доступом.
EDO – Extended Data Out.
Расширенное время удержания данных на выходе.BEDO – Burst EDO – вариант памяти с пакетным доступом.
Синхронная динамическая память SDRAM.
Синхронная динамическая память DDR (Double Data Rate).
Память DDR2 SDRAM.
Память DDR3 SDRAM.
RDRAM.
RLDRAM.
А
С
Синхронная динамическая память
Асинхронная динамическая память
Слайд 37Асинхронная динамическая память FPM DRAM
FPM – Fast Page Mode –
динамическая память с быстрым страничным доступом.
ИДЕЯ – предполагается, что данные,
к которым происходит обращение расположены последовательно в пределах одной строки матрицы памяти.60-70 нс.
SIMM
Считывание по одному биту
Адрес строки не меняется
Меняется адрес столбца
Ta
t
t
Ta>>t
Слайд 38Асинхронная динамическая память EDO DRAM
EDO – Extended Data Out. Расширенное
время удержания данных на выходе.
Идея – повторяет принцип FPM ,
но на выходе микросхемы памяти устанавливают регистры защелки, которые хранят выбранные данные до прихода следующих. При этом может выполнятся следующая выборка. Используется статический буфер для считывания данных.На 15% эффективней FPM DRAM. Время обращения 45 нс.
Максимальная скорость по каналу процессор память 264 Мбайт\сек. Выпускалась в конструктивах SIMM и DIMM-
Слайд 39Асинхронная динамическая память BEDO DRAM
BEDO – Burst EDO – вариант
памяти с пакетным доступом.
ИДЕЯ – считывать не единичные данные ,
а пакет или блок данных. В схему вводится счетчик столбцов.Мах. 66 МГц.
Современные процессоры благодаря кэш памяти обмениваются
с оперативной памятью блоками или пакетами данных.
Слайд 40Недостаток асинхронной динамической памяти
Процессор ждет выполнение операций с памятью. Других
действий при этом он выполнять не может. Таким образом, производительность
системы падает.
Слайд 41Переход к синхронной динамической памяти. Особенности организации.
Увязка операций с тактирующими
сигналами.
Буферизация адресов и данных.
Многобанковые структуры.
Пакетный режим.
Конвейеризация тракта продвижения информации.
Слайд 42Синхронная динамическая память SDRAM
Синхронизация входных и выходных сигналов с тактами
системного генератора. Но при этом управление памятью усложняется.
Весь массив памяти
делится на два банка. В одном происходит чтение, а в другом установка адреса - конвейер.100-133 МГц
64 р –шина данных, за такт 8 байт
Слайд 44Синхронная динамическая память DDR (Double Data Rate)
DDR означает удвоенную скорость
передачи данных при вводе выводе. По переднему и заднему фронту
синхросигнала.DIMM модуль
Двух банковая структура буфера-
мультиплексора
Слайд 46Память DDR2 SDRAM
За каждый такт работы ядра на шину данных
выдается 4 бита.
Четырех банковая структура буфера
Слайд 48Память DDR3 SDRAM
Логическое развитие DDR2. Стандарт принят в 2007 году
и к 2010 занял основную долю рынка. Возможная частота работы
до 1800 МГц и выше. Питание 1.5 В.Восьми банковая структура буфера
Слайд 50Развитие технологии DDR
Общей проблемой DDR является повышенное потребление энергии.
4 ГГб,
при чтении всего объема потребляют 35-40 Вт.
Слайд 51Rambus DRAM
Применяется в графических и мультимедийных приложениях – там где
надо выдать длинную последовательность слов. Это задача формирования изображения на
экране.Основное новшество – 16 разрядный интерфейс для пакетной передачи данных. В формате пакета содержится адрес и данные. Ближе к HTи PCIE.
Слайд 52RLDRAM (Reduced Latency DRAM)
Идея – уменьшение длительности полного цикла обращения
к памяти , за счет передачи адреса за один такт
без RAS и CAS.
Слайд 53FCRAM (Fast Cycle RAM)
Идея – сегментация ядра памяти и выполнение
одновременной адресации к ячейкам сегмента. Режим страничного доступа не поддерживается.
Для некомпьютерных применений (телефоны). Резко снижена потребляемая мощность.
Слайд 54Перспективные ЗУ
FRAM – ферроэлектрические.
PFRAM – полимерно-ферроэлектрические.
MRAM – магниторезистивные.
Использование в качестве
элемента памяти ферроэлектрический
конденсатор или остаточную намагниченность ферромагнитного
материала.
Слайд 55Виды модулей оперативной памяти
SIMM – (Single In-line Memory Module) -
печатная плата с односторонним краевым разъемом типа «слот» на 30
или 72 контакта. Емкость 256 к, 1,4,8,32,64 Мбайт. С контролем и без контроля на четность. Низкое быстродействие 60-70 нс.
Слайд 56Виды модулей оперативной памяти
DIMM (Dual In-line Memory Module) – печатная
плата с двухсторонним разъемом типа слот 168 контактов. Для работы
с 64 разрядной шиной данных. Емкость 16, 32, 64,128, 256, 512,1024 Мбайт. Время обращения 6-10 нс. Рабочая частота 100 и 133 МГц.So-DIMM
Слайд 58Виды модулей оперативной памяти
RIMM (Rambus In-line Memory Module) – похожи
на модули DIMM, микросхемы памяти установлены с двух сторон платы,
имеют специальные металлические экраны, требуют интенсивного охлаждения. Время обращения до 5 нс.
Слайд 59Энергонезависимые ОЗУ
Микросхемы BBSRAM (Battery-Back SRAM) – обычные ОЗУ со встроенным
литиевым аккумулятором.
Микросхемы NVRAM (Non-Volatile RAM) – в одном корпусе статическое
ОЗУ и перепрограммируемая ПЗУ.Микросхемы FRAM (Ferroelectric RAM) – ферроэлектрическая память.
Их отличие от многократно программируемых ПЗУ заключается
в отсутствии предварительного этапа стирания, предваряющего запись.
