Программный модуль процессора

А..Ю. Physics Faculty, Electronic Devices & Systems, 7th

Программная модель процессора: Регистры. Продолжение.

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Управляющие регистры

Регистры(CR[0÷3]) хранят признаки
состояния процессора, общие для всех задач.

Регистр cr0 содержит системные флаги, управляющие режимами работы микропроцессора и отражающие его состояние глобально, независимо от конкретных выполняющихся задач.
Назначение системных флагов:
pe (Protect Enable), бит 0 — разрешение защищенного режима работы.
Состояние этого флага показывает, в каком из двух режимов — реальном (pe=0) или защищенном (pe=1) — работает микропроцессор в данный момент времени.
mp (Math Present), бит 1 — наличие сопроцессора. Всегда 1.
ts (Task Switched), бит 3 — переключение задач.
Процессор автоматически устанавливает этот бит при переключении на выполнение другой задачи.
am (Aligment Mask), бит 18 — маска выравнивания.
Этот бит разрешает (am = 1) или запрещает (am = 0) контроль выравнивания.
cd (Cache Disable), бит 30, — запрещение кэш-памяти. С помощью этого бита можно запретить (cd = 1) или разрешить (cd = 0) использование внутренней кэш-памяти (кэш-памяти первого уровня).
pg (PaGing), бит 31, — разрешение (pg = 1) или запрещение (pg = 0) страничного преобразования.
Флаг используется при страничной модели организации памяти.

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Регистр cr2 используется при страничной организации оперативной памяти для регистрации ситуации, когда текущая команда обратилась по адресу, содержащемуся в странице памяти, отсутствующей в данный момент времени в памяти.
В такой ситуации в микропроцессоре возникает исключительная ситуация с номером 14, и линейный 32-битный адрес команды, вызвавшей это исключение, записывается в регистр cr2. Имея эту информацию, обработчик исключения 14 определяет нужную страницу, осуществляет ее подкачку в память и возобновляет нормальную работу программы;

Регистр cr3 также используется при страничной организации памяти.
Это так называемый регистр каталога страниц первого уровня. Он содержит 20-битный физический базовый адрес каталога страниц текущей задачи. Этот каталог содержит 1024 32-битных дескриптора, каждый из которых содержит адрес таблицы страниц второго уровня. В свою очередь каждая из таблиц страниц второго уровня содержит 1024 32-битных дескриптора, адресующих страничные кадры в памяти. Размер страничного кадра — 4 Кбайт.

Регистр CR4 содержит биты
разрешения архитектурных расширений

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

СR4: назначения битов

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

СR4: назначения битов

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Эти регистры еще называют регистрами управления памятью. Они предназначены для защиты программ и данных в мультизадачном режиме работы микропроцессора.

Регистры системных адресов

При работе в защищенном режиме микропроцессора адресное пространство делится на:
глобальное — общее для всех задач;
локальное — отдельное для каждой задачи.

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Разделением и объясняется присутствие в архитектуре микропроцессора следующих системных регистров:
регистра таблицы глобальных дескрипторов gdtr (Global Descriptor Table Register) имеющего размер 48 бит и содержащего 32-битовый (биты 16—47) базовый адрес глобальной дескрипторной таблицы GDT и 16-битовое (биты 0—15) значение предела, представляющее собой размер в байтах таблицы GDT;
регистра таблицы локальных дескрипторов ldtr (Local Descriptor Table Register) имеющего размер 16 бит и содержащего так называемый селектор дескриптора локальной дескрипторной таблицы LDT. Этот селектор является указателем в таблице GDT, который и описывает сегмент, содержащий локальную дескрипторную таблицу LDT;

Регистры системных адресов

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Регистр таблицы дескрипторов прерываний idtr (Interrupt Descriptor Table Register) имеющего размер 48 бит и содержащего 32-битовый (биты 16–47) базовый адрес дескрипторной таблицы прерываний IDT и 16-битовое (биты 0—15) значение предела, представляющее собой размер в байтах таблицы IDT;
16-битового регистра задачи tr (Task Register), который подобно регистру ldtr, содержит селектор, то есть указатель на дескриптор в таблице GDT. Этот дескриптор описывает текущий сегмент состояния задачи (TSS — Task Segment Status). Этот сегмент создается для каждой задачи в системе, имеет жестко регламентированную структуру и содержит контекст (текущее состояние) задачи. Основное назначение сегментов TSS — сохранять текущее состояние задачи в момент переключения на другую задачу.

Регистры системных адресов

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Регистры отладки

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Регистры тестирования

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Модельно-специфические регистры

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Доступность регистров процессора

А..Ю. Physics Faculty, Electronic Devices & Systems, 7th

Книга «Ассемблер. Учебник для ВУЗов», авторы Михаил Гук, Виктор Юров
Книга «Архитектура ЭВМ»,автор Мюллер
http://www.studfiles.ru/dir/cat32/subj79/file970/view1954.html
http://adept7.narod.ru/library/programming/asm/guide/text/cpumodel.htm
http://www.intuit.ru/department/hardware/mpbasics/13/4.html
http://www.studfiles.ru/dir/cat32/subj58/file8417/view78383/page5.html
http://bhv.ru/books/full_contents.php?id=14006

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Physics Faculty, Electronic Devices & Systems, 7th semester,2010

Physics Faculty, Electronic Devices & Systems, 7th semester,2010