= km,
где М — информационная
емкость памяти в битах;
k —
число хранимых слов;
m — их разрядность.
(DC –дешифратор)
Read — чтение Write — запись
Разделы презентаций
- Разное
- Английский язык
- Астрономия
- Алгебра
- Биология
- География
- Геометрия
- Детские презентации
- Информатика
- История
- Литература
- Математика
- Медицина
- Менеджмент
- Музыка
- МХК
- Немецкий язык
- ОБЖ
- Обществознание
- Окружающий мир
- Педагогика
- Русский язык
- Технология
- Физика
- Философия
- Химия
- Шаблоны, картинки для презентаций
- Экология
- Экономика
- Юриспруденция
Структура адресных ЗУ
Содержание
- 1. Структура адресных ЗУ
- 2. Структура адресных ЗУСтруктура2DRead—чтениеWrite—запись
- 3. Структура адресных ЗУСтруктура 3DЗУ с одноразрядной
- 4. Структура адресных ЗУСтруктура 3D
- 5. Структура адресных ЗУСтруктура 3Dс многоразряднойорганизацией
- 6. Структура адресных ЗУЗУ типа ROM (структура 2DM)
- 7. Структура адресных ЗУЗУ типа RАM (структура 2DM)
- 8. Структура ЗУ с последовательным доступом
- 9. Структура ЗУ с последовательным доступомБуфер FIFO, представляет
- 10. Элементы масочных ЗУ
- 11. Элементы масочных ЗУМатрицы ПЗУМ на МОП-транзисторах
- 12. Элементы масочных ЗУВ матрице на диодах горизонтальные
- 13. Элементы программируемых ПЗУППЗУ на основе многоэмиттерных транзисторов
- 14. Статические ЗУЭлементы памяти ОЗУ на МОП –
- 15. Статические ЗУПринципиальная схема запоминающего элемента статического ОЗУ,
- 16. Статические ЗУВыходной каскад с третьим состоянием, используемый
- 17. Статические ЗУВнешняя организация и временные диаграммы статических
- 18. Статические ЗУВременные диаграммы цикла считывания.
- 19. Статические ЗУВременные диаграммы цикла записи.
- 20. Динамические ЗУЗапоминающие элементы DRAM. Однотранзисторный ЗЭ.Ключевой транзистор
- 21. Модули памяти ОЗУНаращивание памяти ОЗУ
- 22. Список использованных источников и литературы1. Клочков Г.Л.
- 23. Скачать презентанцию
Структура адресных ЗУСтруктура2DRead—чтениеWrite—запись
Слайды и текст этой презентации
Слайд 1Структура адресных ЗУ
Структура 2D
ЗУ организованы в
прямоугольную матрицу
размерностью
М
= km,
число хранимыхслов;
m — их разрядность.
(DC –дешифратор)
Read — чтение Write — запись
Слайд 3Структура адресных ЗУ
Структура 3D
ЗУ с одноразрядной
организацией.
Пример:
Для структуры
2D
при хранении 1К
ЗЭ потребовался бы
дешифратор с 1024
выходами, тогда
как для структуры типа 3D нужны два дешифратора с 32 выходами каждый.
Слайд 9Структура ЗУ с последовательным доступом
Буфер FIFO, представляет собою ЗУ для
хранения очередей данных с порядком выборки слов, таким же, что
и порядок их поступления.Новое слово ставится в конец очереди, считывание же осуществляется с начала очереди.
Слайд 12Элементы масочных ЗУ
В матрице на диодах горизонтальные линии являются линиями
выборки слов (адресными шинами-Ш1), а вертикальные — линиями считывания. Считываемое
слово определяется расположением диодов в узлах координатной сетки.
Слайд 14Статические ЗУ
Элементы памяти ОЗУ на МОП – структурах
Типовая схема статического
ЭП на п -МОП– транзисторах с индуцированным каналом п -
типа.Элемент памяти состоит из МОП – транзисторов: VT2 и
VT3 образуют триггер,а - VT1 и VT4 являются
двунаправленными
ключами ввода –
выхода данных.
В триггере
используются
пассивные
нагрузки
(R1, R2 ).
Слайд 15Статические ЗУ
Принципиальная схема запоминающего элемента статического ОЗУ, выполненного по КМОП
технологии.
(Вместо резисторов в БИС ОЗУ применяют МОП –
транзисторы).
Слайд 16Статические ЗУ
Выходной каскад с третьим состоянием, используемый в КМОП ОЗУ.
Низкий уровень сигнала CS и высокий уровень сигнала R W
, означают разрешение операции чтения.
Слайд 17Статические ЗУ
Внешняя организация и временные диаграммы статических ОЗУ.
Статическое ОЗУ емкостью
16 Кбит (2Кх8) или 2К байт. (Структура 2D).
ОЗУ имеет 11
адресных входов A10-А0.Вход выборки кристалла СS.
Если СS=1, то схема находится в
режиме хранения.
Вход чтения/записи R W.
При RW=1 содержимое выбранной
ячейки памяти может быть считано,
при RW=0 - записано двоичное слово.
Входы и выходы DI совмещены и обладают свойством
двунаправленных передач, которое обеспечивается сигналом по входу OE (разрешение по выходу). Пассивное состояние этого входа (OE=1) переводит выходы в третье состояние
Слайд 20Динамические ЗУ
Запоминающие элементы DRAM. Однотранзисторный ЗЭ.
Ключевой транзистор отключает запоминающий конденсатор
от
линии записи-считывания или подключает его к ней.
Сток транзистора не
имеет внешнего вывода и образует одну из обкладок конденсатора. Другой обкладкой служит подложка. Между обкладками расположен тонкий слой диэлектрика — оксида кремния SiO2.
В режиме хранения ключевой транзистор заперт. При выборке данного ЗЭ на затвор подается напряжение, отпирающее транзистор.
Слайд 22Список использованных источников и литературы
1. Клочков Г.Л. Цифровые устройства и
микропроцессоры: Учебник. – Воронеж: ВИРЭ, 2005. – 320с.
2. Нарышкин А.К.
Цифровые устройства и микропроцессоры: Учеб. пособие. – М.: Изд. Центр «Академия», 2006. – 320 с.3. Китаев Ю.В. Основы цифровой техники. Учеб. пособие. – СПб.: СПбГУ ИТМО, 2007. - 87 с.
4. Одинец А.И. Цифровые устройства. Конспект лекций. – Омск: ОмГТУ, 2009.-64 с.
5. Пухальский Г.И., Новосельцева Т.Я. Проектирование цифровых устройств: Учеб. пособие. – СПб.: Изд-во «Лань», 2012. – 896 с.
6. Открытые источники Internet
