Проектирование на ПЛИС

ПЛИС.
PLD, ПЛМ.
FPGA.
Транзистор с плавающим затвором

сверхбольшого уровня интеграции.
МП – микропроцессоры
МК – микроконтроллеры
ЗУ – запоминающие устройства
БМК

– базовый матричный кристалл

Классификация цифровых интегральных схем (прод.)

программируемые логические интегральные схемы
SSI, MSI, VSI, VLSI – Small, Medium,

Large, Very Large Scale Integration.
ASIC – Application Specific Integrated Circuit
ASSP – Application Specific Standard Products
MPGA – Mask Programmable Gate Array
LPGA – Laser Personalized Gate Array

Классификация цифровых интегральных схем (прод.)

на проектирование мало влияют на конечную стоимость.

Специализированные ИС – проектируются

по конкретному заказу, затраты на проектирование составляют большую часть стоимости. Ограничена область применения.

Классификация цифровых интегральных схем (прод.)

задач, но сложные устройства делать на них не выгодно
МП и

МК широко используются для решения задач программной реализации алгоритмов
БИС и СБИС запоминающих устройств массово применяются в различных системах.

интеграции не только в массовых (от сотен тысяч), но и

в проектах малой тиражности (вплоть до 1). Для потребителя ИСПС являются специализируемыми, а для промышленности – стандартными.

его тиражности, требований к техническим и экономическим характеристикам и т.д.,

традиционно выполнялись в следующих вариантах:
на МИС и СИС
на БМК
на заказных ИС спроектированных по методу стандартных ячеек
на полностью заказных ИС

имеет полную свободу действий, определяя схему по своему усмотрению вплоть

до уровня отдельных транзисторов. Для изготовления схемы требуется разработка полного комплекта фотошаблонов, верификация и отладка всех схемных фрагментов. Такие схемы очень дороги и имеют длительные циклы проектирования.

стандартных ячеек, которая представляет собой набор хорошо отработанных схемных фрагментов,

выполняющих определенные элементарные функции. Так же необходимо разрабатывать полный набор фотошаблонов, а характеристики несколько хуже чем у полностью заказных, но время проектирования схем на стандартных ячейках значительно меньше чем полностью заказных схем.

с помощью разработки индивидуальных межсоединений. Для специализации требуется изготовление малого

числа фотошаблонов (MPGA) или проведения цикла операций разрушения межсоединений лазерным лучом (LPGA). Сходство методов проектирования на стандартных ячейках и БМК заключается в наличии библиотек функциональных элементов. Различие – в меньшем количестве необходимых фотошаблонов.

использованием специализированных ИС и БМК. В настоящее время проектирование цифровых

систем и логических устройств все больше перемещается в сторону широкого использования ПЛИС. ПЛИС сделали БИС/СБИС, предназначенные для решения специализированных задач, стандартной продукцией электронной промышленности.

прямоугольной поверхности которого размещены внутренняя и периферийная области (ВО и

ПО). В ВО по строкам и столбцам (в виде матрицы) расположены базовые ячейки (БЯ) – группы нескоммутированных схемных элементов (транзисторов, резисторов). Элементный состав базовой ячейки при разных вариантах межсоединений элементов допускает реализацию некоторого множества схем определенного класса, каждая из которых соответствует определенной функциональной ячейке (ФЯ). Для каждого БМК создается библиотека ФЯ, т.е. в сущности рисунков межсоединений, дающих ту или иную схему.

или их компактных групп оставляются горизонтальные и вертикальные свободные зоны

(каналы) для межсоединений.
В ПО кристалла размещаются периферийные ячейки (ПЯ), выполняющие операции ввода/вывода сигналов через контактные площадки, расположенные по краям кристалла.

ним логической сложности;
по архитектуре (типу функциональных блоков, характеру системы межсоединений)
числу

допустимых циклов программирования;
типу памяти конфигурации (теневой памяти)
степени зависимости задержек сигналов от путей их распространения;
системным свойствам
схемотехники (КМДП, ТТЛШ)
однородности или гибридности

интеграции и однородности/гибридности

числу допустимых циклов программирования и типу памяти конфигурации

– программируемые логические матрицы, Programmable Logic Arrays

ПМЛ, PAL –

программируемая матричная логика, Programmable Array Logic

последовательно две матрицы элементов: И, ИЛИ.
Техническая реализация:
И-НЕ, ИЛИ-НЕ

2 матрицы И-ИЛИ

с помощью программируемой коммутационной матрицы.

Фирмы выпускающие CPLD: Altera, Atmel,

Lattice Semiconductors, Cypress Semiconductors, Xilinx и др.

(ЛБ), расположенных по строкам и столбцам в виде матрицы, и

трассировочных ресурсов, обеспечивающих их межсоединения.

FPGA схожи с MPGA, только для специализации не требуется обращаться к производителю ИМС.

области построения устройств и систем с многофункциональным использованием аппаратных ресурсов

для решения сложных задач при из разбиении на последовательные этапы и реализации разных этапов на одних и тех же быстроперестраиваемых ПЛИС

высокий спрос со стороны потребителей, что обеспечивает массовое производство.
Низкая стоимость,

обусловленная массовым производством и высоким процентом выхода годных при производстве вследствие регулярной структуры.
Высокое быстродействие и надежность как следствие реализации на базе передовых технологий и интеграции сложных устройств на одном кристалле.
Разнообразие конструктивного исполнения.
Разнообразие в выборе напряжений питания и параметров сигналов ввода/вывода, а также режимов снижения мощности.
Наличие эффективных САПР, малое время проектирования и отладки проектов, а также выхода продукции на рынок.
Простота модификации проектов на любых стадиях их разработки

тех.процессе:
Сис = Сизг + Спр / N,
где Сизг – стоимость

изготовления ИС (стоимость кристалла и других материалов, стоимость технологических операций по изготовлению ИС, контрольных испытаний), Спр – стоимость проектирования ИС, т.е. однократные затраты для данного типа ИС, N – объем производства (шт.)

Спр и Сизг – находятся во взаимосвязи.

в современной России является использование ПЛИС и МП(МК), а также

систем, включающих в себя и то и другое.
Целесообразность использования того или иного типа СпИС определяется в основном минимальным временем выхода конечного изделия на рынок (time-to-market).