Уважаемые коллеги! Прошу уменьшить громкость вызова Ваших мобильных телефонов!

хранения, регистры сдвига, асинхронные двоичные и двоично-десятичные счетчики, синхронные суммирующие,

вычитающие и реверсивные счетчики.
Запоминающие устройства: ОЗУ, ПЗУ, ВЗУ.
ОЗУ регистровые, статические, динамические.
ПЗУ матричные, однократно программируемые, перепрограммируемые

функциональное назначение цифровых триггеров
Объяснять работу и функциональное назначение регистров и

счетчиков.
Объяснять работу и функциональное назначение запоминающих устройств
Рекомендуется при самоподготовке воспользоваться ресурсом https://vk.cc/a75uOi

виде двоичного кода, в напряжение или ток, пропорциональные значению цифрового

кода.

аналоговые формы сигналов: частоту импульсов, сдвиг фаз между сигналами, время

и т.д.
Тако и напряжение чаще используеются в вычислительной технике.

N – разрядность кода, dk - значение k-го разряда (0

или 1)

единица младшего разряда

Uоп

сигнала: с токовым выходом и выходом в виде напряжения
•

По типу цифрового интерфейса: с последовательным вводом и с параллельным вводом входного кода
• По числу ЦАП на кристалле: одноканальные и многоканальные
• По быстродействию: умеренного и высокого быстродействия

микропроцессорных систем, которые реализуют функцию широтно-импульсного преобразования. Микропроцессор управляет ключом S

так, что U1 на входе фильтра имеет форму импульсов амплитудой Uоп с периодом Т . Относительная длительность импульсов tи/T,
пропорциональна преобразуемому коду D, разрядность которого N.

Т.е. для 3-хразрядного кода tи принимает значения : Т/8; 2Т/8; 3T/8 и т.д.

В общем случае

Среднее за период T значение напряжения на выходе фильтра:

Задержка преобразования на период T+время вычисления

Uоп

полутактов. В первом полутакте конденсатор С1 заряжается до опорного напряжения

Uоп при d0=1 посредством замыкания ключа S1 или разряжается до нуля при d0=0 путем замыкания ключа S2. Во втором полутакте при разомкнутых ключах S1, S2 и S4 замыкается ключ S3, что вызывает деление заряда пополам между С1 и С2 (Q=C*U). В результате получаем
U1(0)=Uвых(0)=(d0/2)Uоп

должна быть повторена для следующего разряда d1 входного слова. После

нового цикла перезарядки напряжение на конденсаторах будет

Точно также выполняется преобразование для остальных разрядов слова.
В результате для N-разрядного ЦАП выходное напряжение будет равно

Схема выполняет преобразование входного кода за 2N квантов, что значительно меньше, чем у ЦАП с ШИМ.

цифрового двоичного разряда, причем должны суммироваться только токи разрядов, значения

которых равны 1. Пусть, например, требуется преобразовать двоичный четырехразрядный код в аналоговый сигнал тока. У четвертого, старшего значащего разряда (СЗР) вес будет равен 23 =8, у третьего разряда – 22 =4, у второго – 21 =2 и у младшего (МЗР) – 20 =1. Если вес МЗР IМЗР=1 мА, то IСЗР=8 мА, а максимальный выходной ток преобразователя Iвых.макс=15 мА и соответствует коду 11112. Понятно, что коду 10012, например, будет соответствовать Iвых=9 мА и т.д.

Если значение разряда «1», то ключ S замкнут

резисторы должны быть согласованы с высокой точностью. Наиболее жесткие требования

по точности предъявляются к резисторам старших разрядов, поскольку разброс токов в них не должен превышать тока младшего разряда. Поэтому разброс сопротивления в k-м разряде должен быть меньше, чем
∆R/R=2–k
Разброс сопротивления резистора, например, в четвертом разряде не должен превышать ±3% (1/24=0,0625), а в 10-м разряде – ±0,05% (1/210=0,000977)

потребляемый от источника опорного напряжения (ИОН), будет различным, а это

повлияет на величину выходного напряжения ИОН.
Значения сопротивлений весовых резисторов могут различаться в тысячи раз, а это делает весьма затруднительной реализацию этих резисторов в полупроводниковых ИМС. Кроме того, сопротивление резисторов старших разрядов в многоразрядных ЦАП может быть соизмеримым с сопротивлением замкнутого ключа, а это приведет к погрешности преобразования.
В этой схеме к разомкнутым ключам прикладывается значительное напряжение, что усложняет их построение.

(отечественный аналог 572ПА1)

Поскольку в любом положении переключателей Sk они соединяют

нижние выводы резисторов с общей шиной схемы, источник опорного напряжения нагружен на постоянное входное сопротивление Rвх=R. Это гарантирует неизменность опорного напряжения при любом входном коде ЦАП.

– Uоп/4
Точка 5 – Uоп/8
Точка 4 – Uоп/16
Точка 3 –

Uоп/32
Точка 2 – Uоп/64
Точка 1 – Uоп/128

значение цифрового, как правило, двоичного кода.

fs.макс:
АЦП постоянного тока с fs.макс < 10 кГц;
АЦП среднего быстродействия с

fs.макс = 10…5000 кГц;
скоростные АЦП с fs.макс = 5…200 МГц;
сверхскоростные АЦП с fs.макс >> 200 МГц.

средней точности — 10—13 разрядов;
АЦП высокой точности — 14 разрядов

и более.

всех, поскольку компараторы работают одновременно.
Недостаток: Для 10-ти разрядного АЦП понадобится

210 - 1 = 1023 штук резисторов и компараторов, для 24-битного АЦП их понадобилось бы свыше 16 млн.
Используется приоритетный шифратор

Регистр хранения выходного кода

Приоритетный шифратор

изменяться . Чтобы его зафиксировать используется устройство выборки- хранения

сигнала с временем установления 60 нс.
Зарубежный аналог – микросхема SHC605
управление

Разность напряжений преобразуется с помощью АЦП2 в коды младших разрядов.

Оба АЦП параллельного типа.
Допустим, и тот, и другой 4-х разрядные, в каждом используется по 16 компараторов. В итоге получается 8-ми разрядный АЦП всего на 32 компараторах, тогда как при построении по параллельной схеме понадобилось бы 28 - 1 = 255 шт.
Весь диапазон Uвх первый АЦП разбивает на 15 частей. Опорное напряжение для АЦП1 равно Uоп1. Каждая часть – Uоп1/16.
Код Uвых1 равен целому числу таких частей. Это число кодируется 4-мя старшими разрядами выходного регистра. После преобразования в ЦАП этого кода получившееся напряжение Uцап может отличаться от Uвх.
Значение разности может находиться в диапазоне 0≤Uвх-Uцап Недостаток – преобразование в два такта.

напряжения Uвх1 . Во второй половине первого такта АЦП1 производит грубое

квантование напряжения Uвх1. Код четырех старших разрядов Uвх1 записывается в БР. В это время формируется разность UΔ1 .
В первой половине второго такта УВХ1 производит выборку входного напряжения Uвх2 , а УВХ2 производит выборку разности UΔ1 . Во второй половине второго такта код четырех старших разрядов напряжения Uвх1 переписывается из БР в ВР, АЦП2 производит квантование разности UΔ1 и четыре младших разряда кода напряжения Uвх1 записываются в ВР. В ВР оказывается код значения Uвх1 . АЦП1 производит грубое квантование напряжения Uвх2. Код четырех старших разрядов Uвх2 записывается в БР. В это время формируется разность UΔ2 .
В первой половине третьего такта УВХ1 производит выборку входного напряжения Uвх3 , а УВХ2 производит выборку разности UΔ2 . Во второй половине третьего такта код четырех старших разрядов напряжения Uвх2 переписывается из БР в ВР, АЦП2 производит квантование разности UΔ2 и четыре младших разряда кода напряжения Uвх2 записываются в ВР. В ВР оказывается код значения Uвх2 . АЦП1 производит грубое квантование напряжения Uвх3. Код четырех старших разрядов Uвх3 записывается в БР. В это время формируется разность UΔ3 .

заполняется до тех пор, пока UЦАП не сравняется c Uвх.

В начале следующего цикла СТ снова обнуляется.

Компаратор

Тактовые импульсы

Счетчик двоичный

Достоинство АЦП — простота схемной реализации, недостаток — большое время счета. Такие преобразователи применяются в цифровых вольтметрах и цифровых системах, предназначенных для работы с постоянным и медленно меняющимся напряжением.

счета
Примеры: К1108ПВ1; К1108ПВ2; К1113ПВ1
SAR-АЦП (successive approximation register – регистр последовательного

приближения)

Регистр последовательного приближения

вход разрешения работы регистра
S - вход стартового запуска
Q0-Q11 –

параллельные выходы, Q11 - старший разряд
D0 - выход последовательного кода,
P - выход конца преобразования

Старт – 1 в старшем разряде, в остальных – нули. Это соответствует половине максимального значения кода.
Следующий тактовый импульс – в Q11 записывается «1», если в момент прихода тактового импульса на входе D «1», или «0», если «0».
Следующий такт устанавливает «1» в разряде Q10. Это половина половины. Следующий такт запишет в Q10 «1», если в момент прихода тактового импульса на входе D «1», или «0», если «0». И т.д.

– схема сравнения (компаратор), ГИ – генератор импульсов

S3 замкнут, обеспечивая U1=0. S1 и S2 разомкнуты.
Цикл преобразования происходит

в две фазы. В первой ключ S3 размыкается и одновременно ключ S1 замыкается. Начинается интегрирование напряжения Uвх. Время интегрирования постоянно и определяется счетчиком времени, который считает импульсы с тактового генератора. Как только счетчик полностью заполнится, ключ S1 размыкается и замыкается ключ S2. Начинается интегрирование опорного (эталонного) напряжения Uоп. При этом знак Uоп противоположен знаку Uвх.

T

n1

n2

до U1=0 описывается уравнением:

прецизионных элементов, важно только обеспечить хорошую стабильность ИОН и генератора;
возможно

получение результатов с погрешностью не превышающей 0,01%, для этого необходимо чтобы тактовая частота на интервале t1+t2 оставалась стабильной.
Недостаток: медленно действующий. Обычно, скорость измерений не превышает 3-х измерений в секунду.

по закону
Компаратор переключается, когда UC(t) достигает уровня U0. Если считать, что длительность

разрядного импульса пренебрежимо мала по сравнению с его периодом, то 

откуда

одновибратор