Разделы презентаций


Типы корпусов.ppt

Содержание

Организации занимающиеся стандартизацией в САПРСТАНДАРТИ-ЗАЦИЯ ПОСАДОЧНЫХ МЕСТ

Слайды и текст этой презентации

Слайд 1Типы корпусов радиоэлектронных компонентов

Типы корпусов радиоэлектронных компонентов

Слайд 2Организации занимающиеся стандартизацией в САПР


СТАНДАРТИ-ЗАЦИЯ ПОСАДОЧНЫХ МЕСТ

Организации занимающиеся стандартизацией в САПРСТАНДАРТИ-ЗАЦИЯ ПОСАДОЧНЫХ МЕСТ

Слайд 3Стандарт IPC 7351
Определяет размеры контактных площадок для стандартных типов

корпусов чип-резисторов, чип-кондекнсаторов, диодов, транзисторов, индуктивностей и микросхем.
Действует взамен IPC-SM-782A
www.pcblibraries.com

www.pcbstandards.com

Стандарт  IPC 7351Определяет размеры контактных площадок для стандартных типов корпусов чип-резисторов, чип-кондекнсаторов, диодов, транзисторов, индуктивностей и

Слайд 4Точность размеров элементов и размеры площадок

G = L -

2 * T
MAX MIN

MAX

Z = L + 2 * X

MIN MAX

Точность размеров элементов и размеры площадокG  = L - 2 * TMAX

Слайд 5Форма вывода под пайку

Форма вывода под пайку

Слайд 6Контактные площадки
SMD
DIP
Планарная контактная площадка
Сквозная контактная площадка

Контактные площадкиSMDDIPПланарная контактная площадкаСквозная контактная площадка

Слайд 7Типы посадочных мест
ПЛАНАРНЫЕ – без переходов на другую сторону платы

(SMD – Surface Mounted Device)

СКВОЗНЫЕ – с переходами на другую

сторону платы (TH – Through Hole Mounted, DIP)


Типы посадочных местПЛАНАРНЫЕ – без переходов на другую сторону платы (SMD – Surface Mounted Device)СКВОЗНЫЕ – с

Слайд 8Вскрытие маски
Т = 0,05 – 0,1 мм
W = 0,15

мм (Min)
Vp =

0,1 мм


Паяльная паста

Контактная площадка

Вскрытие в маске

Вскрытие маскиТ  = 0,05 – 0,1 ммW = 0,15 мм  (Min)

Слайд 9Чип резисторы

0402 ? 0,04” x 0,02”
1” =

25, 4 mm

Чип резисторы0402 ? 0,04” x 0,02”   1” = 25, 4 mm

Слайд 10Посадочные места

Посадочные места

Слайд 11Чип-Конденсаторы

Чип-Конденсаторы

Слайд 12Посадочные места

Посадочные места

Слайд 13Танталовые конденсаторы
A
B
C
D

Танталовые конденсаторыABCD

Слайд 14Посадочные места

Посадочные места

Слайд 15Корпуса микросхем
SOIC
TSOP
SSOIC
Шаг =1,27 мм
Шаг =0,635 мм
Шаг =0,3 0,4 0,5 0,65
Шаг

=0,3 - 08 мм
SQFP/QFP
DIP
Шаг =2,54 мм
BGA



Шаг =0,5 –1,27

Корпуса микросхемSOICTSOPSSOICШаг =1,27 ммШаг =0,635 ммШаг =0,3 0,4 0,5 0,65Шаг =0,3 - 08 ммSQFP/QFPDIPШаг =2,54 ммBGAШаг =0,5

Слайд 16Названия корпусов
SOIC – Small Outline Integral Circuit
SSOP – Shrink Small

Outline Package
TSOP – Thin Small Outline Package
QFP

– Quad Flat Pack ICs
PLCC – Plastic Leaded Chip Carriers
QFN – Quad Flat No-Lead ICs
DIP – Dual in Line Package
BGA – Ball Grid Arrays
Названия корпусовSOIC – Small Outline Integral CircuitSSOP – Shrink Small Outline Package TSOP – Thin Small Outline

Слайд 17Микросхемы SOIC

Микросхемы  SOIC

Слайд 18SOT-23, SOT-23-6

SOT-23,  SOT-23-6

Слайд 19Квадратные PLCC

Квадратные PLCC

Слайд 20Корпуса DIP

Корпуса DIP

Слайд 21Посадочное место стандартный (узкий) DIP
Слой Top Assy Остальные

слои
Шелкография линия 0,25мм

Посадочное место стандартный (узкий) DIPСлой Top Assy   Остальные слоиШелкография линия 0,25мм

Слайд 22Plastic Ball Grid Array (PBGA) 357 выводов (19х19)

Plastic Ball Grid Array (PBGA) 357 выводов (19х19)

Слайд 23Термальные площадки
Периферийные площадки

Термальные площадкиПериферийные площадки

Слайд 24Преимущества BGA корпусов

Преимущества BGA корпусов

Слайд 25Конструкция PBGA

Конструкция PBGA

Слайд 26Два варианта площадок BGA

Два варианта площадок BGA

Слайд 27Сложная трассировка BGA

Сложная трассировка BGA

Слайд 28Конструктивные особенности
Сложная форма вывода или площадки

Слияние выводов
на топологии

1

2

3

4

Конструктивные особенностиСложная форма вывода или площадки

Слайд 29Дополнительные выводы и точки крепления
Конструктивные особенности
9.

Дополнительные выводы и точки крепления Конструктивные особенности9.

Слайд 30Пропущенные выводы
Конструктивные особенности


1 2

3 4

5 Pin Num
1 2 4 5 6 Pin Des


Пропущенные выводыКонструктивные особенности    1   2      3

Слайд 31CPLD, FPGA
FPGA - field-programmable gate array (ПЛМ – программируемая логическая

матрица)

CPLD -complex programmable logic device (ПЛИС – программируемая логическая интегральная

схема)
CPLD, FPGAFPGA - field-programmable gate array (ПЛМ – программируемая логическая матрица)CPLD -complex programmable logic device (ПЛИС –

Слайд 32Архитектура ПЛИС Virtex

Архитектура ПЛИС Virtex

Слайд 33BGA Корпус 1148 выводов
БАНК 1
БАНК 2
БАНК 3
БАНК 4
БАНК 5
БАНК 6
БАНК

7
БАНК 0

BGA Корпус 1148 выводовБАНК 1БАНК 2БАНК 3БАНК 4БАНК 5БАНК 6БАНК 7БАНК 0

Слайд 34
Взаимосвязь размещения элементов на плате и схемы FPGA

RAM

RAM

RAM

FLASH Память

Входной

Буфер Данных

Выходной Буфер Данных

Панели Индикации

Взаимосвязь размещения элементов на плате и схемы FPGA RAMRAMRAMFLASH ПамятьВходной Буфер ДанныхВыходной Буфер ДанныхПанели Индикации

Обратная связь

Если не удалось найти и скачать доклад-презентацию, Вы можете заказать его на нашем сайте. Мы постараемся найти нужный Вам материал и отправим по электронной почте. Не стесняйтесь обращаться к нам, если у вас возникли вопросы или пожелания:

Email: Нажмите что бы посмотреть 

Что такое TheSlide.ru?

Это сайт презентации, докладов, проектов в PowerPoint. Здесь удобно  хранить и делиться своими презентациями с другими пользователями.


Для правообладателей

Яндекс.Метрика