SCH-T-2.ppt

АНАЛИЗЕ И СИНТЕЗЕ ЛОГИЧЕСКИХ СХЕМ
БАЗОВЫЙ
ЛОГИЧЕСКИЙ
ЭЛЕМЕНТ ТТЛ

ПРИ АНАЛИЗЕ И СИНТЕЗЕ ЛОГИЧЕСКИХ СХЕМ
ФУНКЦИОНАЛЬНО ПОЛНАЯ СИСТЕМА ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ
БАЗОВЫЙ

ЛОГИЧЕСКИЙ ЭЛЕМЕНТ - ТТЛ
ОСОБЕННОСТИ СХЕМОТЕХНИКИ ЭЛЕ-МЕНТОВ ТТЛ
ПОВЫШЕНИЕ БЫСТРОДЕЙСТВИЯ ЭЛЕ-МЕНТОВ ТТЛ

ЭЛЕКТРОННЫЙ КЛЮЧ, имеющий два устойчивых состояния: «включен» - «выключен»; или

«высокий уровень» - «низкий уровень». Условимся называть «низкий уровень» - ЛОГИЧЕСКИМ НУЛЕМ, а «высокий уровень» - ЛОГИЧЕСКОЙ ЕДИНИЦЕЙ.
ЭЛЕКТРОННЫЙ КЛЮЧ может быть реализован на активных элементах: биполярных или полевых транзисторах, на туннельных диодах, на тиристорах и др. В интегральной схемотехнике наиболее широко используется электронный ключ на БИПОЛЯРНОМ ТРАНЗИСТОРЕ

Емкость нагрузки (Сн), а также паразитная емкость монтажа (См) объединены

в конденсаторе Скэ.
Транзисторный ключ может находиться в одном из трех режимах: РЕЖИМ ОТСЕЧКИ,
АКТИВНЫЙ РЕЖИМ,
РЕЖИМ НАСЫЩЕНИЯ.

Сэб

Скб

Скэ

Uвх

Uвых

Rб

Rк

+Ек

URк

Uкэ

Входной импульс напряжения Uвх положительной поляр-ности подается на базу тран-зистора VT через токо-ограничивающий резистор Rб. Выходное напряжение в виде отрицательного импульса Uвых снимается с коллек-торной нагрузки Rк.

в закрытом (не токопроводящем) состоянии.
В АКТИВНОМ РЕЖИМЕ переход база-эмиттер

открыт, а переход база-коллектор - закрыт.
В РЕЖИМЕ НАСЫЩЕНИЯ - оба перехода открыты.
Очень редко в некоторых схемах используется ИНВЕРСНЫЙ РЕЖИМ, при котором переход база-эмиттер закрыт, а переход база-коллектор открыт.
На входной Вольт-Амперной характеристике (ВАХ) кремниевого биполярного транзистора выделим три области :
⮚  левее точки А - ОБЛАСТЬ ОТСЕЧКИ; через переход база-эмиттер протекает очень маленький (доли микроАмпер) тепловой ток неосновных носителей Iкб0;
⮚   нелинейный участок между точками А и В – КВАДРА-ТИЧНЫЙ УЧАСТОК (в некоторых книгах он называется - ЭКСПОНЕНЦИАЛЬНЫЙ УЧАСТОК);

базы резко возрастает при увеличении напряжения Uбэ.

А
В
Iб,мА
Uбэ,В
0,2
0,4
0,6
Iб нас
1,0
1,2
0,4
0,6
0,8




Iвх=Uвх/Rб
Iкб0
Н

Входная Вольт-Амперная характеристика

транзистора

О

Н

Iк,мА

Uкэ,В

Iк макс

Uкэ макс

Рк макс

Iкб0

Ек

Ек/Rк

Выходная Вольт-Амперная характеристика транзистора

- максимальным током коллектора (Iкмакс);
⮚   справа - максимально допустимым напряжением

коллек-тор-эмиттер (Uкэмакс);
⮚  а также ограниченную гиперболой максимально допустимой мощности рассеивания (Рк макс).
В пределах РАБОЧЕЙ ОБЛАСТИ строим НАГРУ-ЗОЧНУЮ ПРЯМУЮ, проходящую через две точки:
∙       на горизонтальной оси через точку Uкэ = Ек;
∙       на вертикальной оси через точку Iк = Ек / Rк.
На этой прямой выделим точку режима отсечки «О» и точку режима насыщения «Н».
Между точками «О» и «Н» находится участок АКТИВ-НОГО РЕЖИМА работы транзистора.

Сбэ, Сбк, Скэ и Сн за счет увеличения токов в

схеме, т.е. за счет уменьшения номиналов резисторов Rк и Rб. Такое увеличение быстродействия ключевых схем сопровождается пропорциональным УВЕЛИЧЕНИЕМ ПОТРЕБЛЯЕМОЙ МОЩНОСТИ.
В современных цифровых схемах значительно уменьшены номиналы конденсаторов Сбэ, Сбк, Скэ и Сн за счет уменьшения размеров интегральных транзисторов, что так-же позволяет повысить быстродействие интегральных схем.
Для повышения быстродействия ключевых схем желательно не доводить транзистор ДО НАСЫЩЕНИЯ, при этом время рассасывания будет равно нулю.

Методы повышения быстродействия электронного ключа

открывающее напряжение не менее 0,4…0,5 В. Но включенный параллельно диод

Шотки открывается и напряжение 0,1...0,2В не позволяет открыться переходу коллектор-база . Транзистор находится в активном режиме, и по окончании входного импульса закрывается, минуя стадию рассасывания неосновных носителей.

VD

Uвх

Uвых

Rб

Rк

+Ек

VT

На рис. приведена схема ненасы-щенного электронного ключа с ДИОДОМ ШОТКИ (VD) в цепи обратной связи.
ДИОД ШОТКИ реализован на переходе металл-полупроводник (p-типа или n-типа). Такой диод открывается при напряжении 0,1...0,2В.

ИМПУЛЬСОВ, т.е. уменьшение перепада напряжения между высоким логическим уровнем и

низким логическим уровнем. Учитывая линейность нарастания и спада напряжения на фронтах импульсов, уменьшение расстояния между логическими уровнями приводит к уменьшению длительности фронтов импульсов, т.е. к повышению быстродействия.

Максимальное быстро-действие, т.е. минима-льное расстояние между соседними импульсами определяется длитель-ностью фронта нараста-ния импульса и длитель-ностью фронта спада импульса.

цифровых и логических цепей производится на основе математического аппарата АЛГЕБРЫ

ЛОГИКИ (или Булевой алгебры). Логические переменные (т.е. входные и выходные сигналы логических схем) могут принимать два значения: «0» и «1». Принято говорить: НУЛЕВОЙ ЛОГИЧЕСКИЙ УРОВЕНЬ и ЕДИНИЧНЫЙ ЛОГИЧЕСКИЙ УРОВЕНЬ (или: низкий логический уровень и высокий логический уровень).
Над ЛОГИЧЕСКИМИ ПЕРЕМЕННЫМИ могут произ-водиться три основных действия: логическое ОТРИЦАНИЕ (функция «НЕ»), логическое СЛОЖЕНИЕ (функция «ИЛИ»), логическое УМНОЖЕНИЕ (функция «И»). Все остальные более сложные логические функции могут быть реализованы как комбинация трех основных функций.

отрицания справедлив для любого числа переменных :

элементов, используя который можно реализовать ЛЮБУЮ (сколь угодно сложную) ЛОГИЧЕСКУЮ

ФУНКЦИЮ.
Поскольку любая логическая функция есть комбинация основных простейших функций («НЕ», «ИЛИ», «И»), то набор логических элементов, реализующих эти функции, является функционально полным.
Обозначение этих логических элементов на функциональных схемах приведено на рис. Входы элементов располагаются - слева, а выходы - справа. Кружочек возле вывода элемента обозначает операцию отрицания (инверсию).

того, чтобы получить инверсии входных переменных), двух логи-ческих схем «И»

(схем конъюнкции) и схемы «ИЛИ»

ИНВЕРТОР

Логическое «И»
КОНЪЮНКЦИЯ

Логическое «ИЛИ»
ДИЗЪЮНКЦИЯ

Например, логическую функцию:

&

&

1

a

b

b

a

F

функции, отличные от простейших. В частности, функционально полные системы могут

состоять из элементов только одного типа, например, реализующих функцию «И-НЕ» либо функцию «ИЛИ-НЕ».
Функция «И-НЕ» (штрих ШЕФФЕРА) означает следующее преобразование :

может составить функционально полную систему.
Операция инвертирование («НЕ») реализуется при подаче входного сигнала на один из входов элемента Шеффера, а остальные входы постоянно соединены с высоким логическим уровнем (возможна реализация инвертора при объединении всех входов элемента Шеффера). Функция «И» реализуется последовательным соединением элемента Шеффера («И-НЕ») и инвертора («НЕ»). Операция «ИЛИ» реализуется в соответствии с правилом де Моргана

получения инверсии одной переменной достаточно подать сигнал этой переменной на

один из входов, а остальные входы соединить с логическим нулем (возможна реализация инвертора при объединении всех входов элемента Пирса). Функция «ИЛИ» может быть получена инвертированием выходного сигнала элемента Пирса. Операция «И» реализуется в соответствии с правилом де Моргана

осно-ве ТТЛ (Транзисторно-Транзисторная Логика) структур

+Ек
VD
VT3
VT1
R3
R4
R2
R1

















VT2
VT4
Y
X1
X2
X3
X4

Многоэмиттерный транзистор (МЭТ) VT1 совместно

с резистором R1 образует логическую схему «И». На трех транзисторах (VT2...VT4) реализован инвертор (по схеме Дарлингтона). Коллекторной нагрузкой инвертора является резистор R2. Для уменьшения времени перезаряда паразитных конденсаторов нагрузки (Сн) через резистор R2 при закрывании составного транзистора VT2 и VT4 введен дополнительный эмиттерный повторитель VT3.

паразитных конденсаторов нагрузки) введение эмиттерного повторителя породило ряд проблем. При

открытом транзисторе VT3 должны быть закрыты транзисторы VT2 и VT4. Однако время открывания транзистора VT3 значительно меньше времени закрывания VT2, VT4 (с учетом времени рассасывания носителей в базе). Поэтому при открывании эмиттерного повторителя VT3 транзистор VT4 находится еще в стадии рассасывания. Через два открытых транзистора VT3 и VT4 течет очень большой сквозной ток от источника питания. Для ограничения этого тока введен дополнительный резистор R4.
Дополнительно введен также диод VD для надежного запирания эмиттерного повторителя VT3 при открывании транзисторов VT2 и VT4. У транзисторов VT2, VT4, находящихся в режиме насыщения, напряжение Uбэ = 0,7 В, а напряжение Uкэ = 0,2 В. При этом напряжение на базе VT3 (относительно общего провода) равно :
Uбэ VT4 + Uкэ VT2 = 0,9 В.

диода VD) равно:
Uкэ VT4=0,2 В.
Из этого следует, что (при отсутствии

диода) напряжение между эмиттером и базой VT3 не может быть меньше 0,7 В, т.е. транзистор VT3 невозможно закрыть. При введении дополнительного диода VD это напряжение (0,7 В) разделяется между переходом эмиттер-база VT3 и диодом. При напряжении 0,35 В переход эмиттер-база и кремниевый диод находятся в ПРЕДПОРОГОВОМ (нетокопроводящем) состоянии.
При закрывании транзисторов VT2 и VT4 открывается эмиттерный повторитель VT3. Но напряжение на выходе инвертора будет меньше напряжения источника питаня (обычно Ек = 5 Вольт) на величину падения напряжения на переходе эмиттер-база VT3 и на диоде VD. Поэтому высокому (единичному) логическому уровню на выходе инвертора соответствует напряжение :
U1вых = Ек – (Iб * R2) – (2 * 0,7) ≈ 3,5В

напряжение логической единицы ______________U1;
⮚     напряжение логического нуля _________________U0;
⮚  пороговое напряжение элемента

(входное напряжение, ма-лые изменения которого приводят к переходу выходного напря-жения из одного логического состояния в другое)_____Uпор;
⮚  коэффициент усиления по напряжению в режиме анало-гового усилителя_________________________________Ku;
⮚     входной ток логической единицы ______________I1вх;
⮚     входной ток логического нуля _________________I0вх;
⮚     выходной ток логической единицы _____________I1вых;
⮚     выходной ток логического нуля ________________I0вых;
⮚   мощность потребления в состоянии логического нуля на выходе _________________________________________Р0;

мощность потребления ______Рср = (Р0 + Р1) / 2;
⮚

коэффициент разветвления по выходу (нагрузочная спо-собность) ______________________________________К (раз).

Основные статические параметры можно определить при анализе входной и передаточной характеристик базового ТТЛ элемента. Некоторые статические параметры задаются в ТУ заводом-изготовителем.

входной ток от источника питания Ек через резистор R1 и

переход база-эмиттер МЭТ:
I0вх = (Ек – Uбє МЄТ) / R1
При увеличении входного напряжения (Uвх) входной ток (Iвх) уменьшается в соответствии с соотношением :
Iвх = (Ек –Uвх - Uбє МЄТ) / R1

Входная характеристика элемента ТТЛ серии К155

МЭТ достигает величины 1,5...1,7 В. Этого напряжения достаточно для перехода

в токопроводящее состояние перехода база-коллектор МЭТ и двух переходов база-эмиттер сложного инвертора. Поэтому ток, протекающий от источника питания через резистор R1, начинает в базе разделяться между переходом база-эмиттер и переходом база-коллектор МЭТ. Все меньшая его часть продолжает протекать на вход элемента и большая часть протекает ко входу сложного инвертора, постепенно открывая транзисторы VT2 и VT4.
При напряжении на входе элемента, равном напряжению трех открытых p-n переходов (база-коллектор МЭТ и двух переходов база-эмиттер сложного инвертора), что соответствует точке С, входной ток равен нулю.
Открывание перехода база-коллектор МЭТ при закрытом переходе база-эмиттер переводит этот транзистор в инверсный режим. Дальнейшее увеличение входного напряжение (правее точки С) до величины источника питания (Ек = 5 В) соответствует небольшому току транзистора в инверсном включении : I1вх = 40 мкА.

ТТЛ выходное напряжение соответствует высокому логическому уровню U1вых (точка А).

Увеличение входного напряжения до величины 1,1 Вольта соответствует закрытому состоянию сложного инвертора и практически не изменяет напряжение на выходе элемента.

открываться транзистор VT2, а транзистор VT4 остается закрытым, т.к. его

переход база-эмиттер шунтируется резистором R3. Увеличение тока через транзистор VT2 вызывает увеличение падения напряжения на резисторах R2 и R3. Выходное напряжение эмиттерного повторителя VT3 (т.е. выходное напряжение ТТЛ элемента) уменьшается с ростом падения напряжения на R2 (участок В-С).
Увеличение падения напряжения на R3 до 0,5..0,6 В приводит к открыванию транзистора VT4 (точка С). Все транзисторы переходят в АКТИВНЫЙ РЕЖИМ. Малые изменения входного напряжения (ΔUвх) вызывают значительное уменьшение выходного напряжения (ΔUвых). На участке C-F логический элемент работает как аналоговый усилитель с коэффициентом усиления по напряжению :
Ku = ∆Uвых / ∆Uвх

от 5 до 20.
Правее точки F, когда увеличение входного наряжения

приводит к насыщению транзисторов VT2 и VT4, дальнейшее изменение выходного напряжения происходить не может. Этот уровень выходного напряжения называется логическим нулем ТТЛ элементов и составляет: U0вых=0,1...0,4В.
Точка D, лежащая на пересечении передаточной характеристики с биссектрисой первого квадранта (т.е. с прямой, на которой : Uвых = Uвх), определяет пороговый уровень напряжения Uпор (примерно 1,3..1,5 Вольта), разделяющий низкий и высокий логические уровни.
Расстояния между низким логическим уровнем ТТЛ (U0 = 0,4 В) и пороговым напряжением (Uпор = 1,3 В), а также между высоким логическим уровнем ТТЛ (U1 > 3 В) и пороговым напряжением называются ЗАПАСОМ ПОМЕХО-УСТОЙЧИВОСТИ. Этот запас определяет максимальное напряжение помехи на входе элемента, не изменяющее логическое состояние выхода.

«1» в «0» (по выходу)__t(1-0);
⮚     время перехода из состояния «0»

в «1» (по выходу)__t(0-1);
⮚     время задержки включения _____________________tзд(1-0);
⮚     время задержки выключения ____________________tзд(0-1);
⮚     время задержки распространения при включении tзд.р(1-0);
⮚     время задержки распространения при выключении tзд.р(0-1);
⮚ среднее время задержки распространения сигнала______
_____________________tзд.р.ср. = (tзд.р(1-0) + tзд.р(0-1)) / 2;
⮚     максимальная рабочая частота переключения_____ Fмакс ,
на которой гарантируется в наихудших условиях срабатывание счетного триггера, составленного из логических элементов данной серии.
⮚  динамическая мощность потребления на максимальной рабочей частоте ___________________________________ Рдин .

ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ БАЗОВОГО ЭЛЕМЕНТА ТТЛ

и указаны его основные динамические параметры.
Uвх
t
Uпор
U1
U0
t
Uпор
U1
Uвых
U0
0,8(U1-U0)
tзд.р(1-0)
tзд(1-0)
tзд.р(0-1)
tзд(0-1)
t(1-0)
t(0-1)
0,8(U1-U0)

недопустимость соединения выходов нескольких элементов. Если допустить такое соединение, то

в состоянии, когда на выходе одного элемента установится логический «0», а на другом - логическая «1», через последовательно соединенные транзистор VT4 одной микросхемы и эмиттерный повторитель другой микросхемы протекает большой сквозной ток.

R5

+Ек

VT3

VT1

R3

R4

R2

R1

VT2

VT4

Y

X1

X2

X3

X4

VT5

ТТЛ элемент с по-вышенной нагрузочной способностью за счет применения составного эмиттерного повтори-теля VT3,VT5 и более мощного транзистора VT4.

питания логических схем +5В или к более высокому напряжению (до

12 В).
При использовании схем с «открытым коллектором» в качестве логических элементов необходимо подключить между выходом элемента и проводом питания +5В дополнительный резистор. Выходы логических элементов с «открытым коллектором» можно объединять между собой для образования логической функции «монтажное ИЛИ».

ТТЛ элемент с «открытым кол-лектором», предна-значен для подклю-чения элементов ин-дикации (световой диод VDL) или дру-гой нагрузки (напри-мер, РЕЛЕ).

+5В

VT1

R3

R2

R1

VT2

VT4

Y

X1

X2

X3

X4

VDL

R6

Rн

+12В

рис. приведен ТТЛ элемент, выполняющий логическую функцию :

_______________________
Y = (x1 x2 x3 x4) \/ (x5 x6 x7 x8)
При использовании в качестве VT1 и VT5 обычных (одноэмиттерных) транзисторов схема выполняет функцию «ИЛИ-НЕ» (элемент ПИРСА).

+Ек

VD

VT3

R3

R4

R2

VT2

VT4

Y

VT1

R1

X1

X2

X3

X4

VT5

R5

X5

X6

X7

X8

VT6

Логический элемент «И-ИЛИ-НЕ»
(4-И, 4-И, 2-ИЛИ-НЕ)

последовательным соединением элемента Шеффера «И-НЕ» и инвертора «НЕ». При этом

в два раза возрастает время запаздывания сигнала и увеличивается количество применяемых микросхем. В составе ТТЛ микросхем выпускаются логические схемы без инверсии.
Эта схема фактически выполняет функцию «И-НЕ-НЕ» и содержит два инвертора (на транзисторах VT5,VT6 и обычный инвертор на транзисторах VT2,VT3, VT4).

R5

R6

VT1

R1

+Ек

VD

VT3

R3

R4

R2

VT2

VT4

Y

X1

X2

X3

X4

VT5

VT6

элементов (например, при формировании двунаправлен-ных шин микропроцессорных систем) используются схемы

с Z-состоянием выхода (вариант названия: схема с тремя состояниями выхода). Два состояния – это обычные уровни U0 и U1, а третье состояние обеспечивает режим с «бесконечно большим» выходным сопротивлением (Z-состояние), в котором элемент полностью отключается от нагрузки.

VD2

VT1

R1

+Ек

VD1

VT3

R3

R4

R2

VT2

VT4

Y

X1

X2

X3

OE

переключения элементов ТТЛ серии К155 - 10...15 МГц) номиналы всех

резисторов базового логического элемента можно уменьшить в 3 раза. При этом время задержки распространения сигнала уменьшится примерно в 3 раза (за счет ускорения перезарядки паразитных конденсаторов большими токами), а максимальная рабочая частота увеличится в 3 раза. Такое повышение быстро-действия будет сопровождаться пропорциональным увеличе-нием потребляемой мощности (элементы ТТЛ серии К131).
Для логических элементов, работающих на сравнительно низкой частоте (до 3 МГц) выпускают элементы ТТЛ (серии К134, К158) с увеличенными примерно в 3 раза номиналами резисторов, т.е. с потребляемой мощностью в 3 раза меньшей.

транзисторов в базовом логическом элементе ТТЛ на транзисторы с диодами

ШОТКИ. Повышение быстродействия достигается за счет работы всех транзисторов сложного инвертора без насыщения. При сопоставимых величинах потребляемой мощности (с элементами ТТЛ серии К155) максимальная рабочая частота элементов ТТЛШ увеличивается примерно в 5 раз (серия ТТЛШ - К531).
При максимальной рабочей частоте 20 МГц элементы ТТЛШ (серии К555, К533) имеют примерно в 5 раз меньшую потребляемую мощность, чем аналогичный по быстродействию базовый элемент ТТЛ серии К155.
К недостаткам элементов ТТЛШ можно отнести повышенное выходное напряжение логического нуля (U0вых=0,4..0,6 В) и, как следствие, уменьшенный на 0,2 В запас помехоустойчивости.

эпитаксиально-планарной технологии с диодами ШОТКИ и оксидной изоляцией элементов.

VT1″
VT1′
VT6
VT2′
R1
X1
Y
+Ек
R7
X2
VD′
VT4
VT3
VT5
VD″
R2

R4

R5

R6

R8




VT2″

R3

VT8
VT7

Шотки;
⮚       на входе вместо МЭТ применяются эмиттерные повторители на транзисторах

p-n-p (VT1', VT1") для уменьшения входных токов логического нуля и логической единицы;
⮚   диоды Шотки VD', VD" введены для уменьшения времени закрывания сложного инвертора VT4...VT8;
⮚    транзисторы VT2', VT2" в диодном включении защищают входы ИС от выбросов отрицательного напряжения;
⮚    транзистор VT5 и резисторы R5, R6 образуют схему термокомпенсации, стабилизируя параметры ИС в широком диапазоне рабочих температур.

логические ключи?
2.     Назовите 4 режима работы биполярного транзистора и состояния

переходов в каждом из этих режимов.
3.     Почему работа биполярного транзистора с насыщением приводит к уменьшению быстро-действия электронных ключей?
4.     Назовите методы повышения быстродействия электронных ключей на биполярных транзисторах.

функционально полная система логических элементов? Приведите примеры функционально полных систем.