Мириленко Андрей Петрович, к.т.н. кафедра Электротехники Электротехника и

Логические элементы, комбинационные устройства. Триггеры. Булева алгебра.

и передачи кодовых слов.
Кодовые слова (или числа) в электрон­ных

цифровых устройствах представляются в виде электричес­ких импульсов (сигналов с ДВУМЯ уровнями напряжения: высоким и низким),

=

Элементами и узлами цифровых устройств, служащими основой для построения микропроцессоров, микропроцессорных систем, компьютеров, автоматизированных систем управления объектами, технологическими процессами: дешифраторы, сумматоры, триггеры, регистры, счетчики и мно­гие другие.

"истина" или "ложь"
Для оценки количества цифровой информации используют бит и

байт (1 байт = 8 бит). 1 бит — это мера информации, выражающая такое её количество, которое может передать один символ двоичного алфавита при равной вероятности появления каждого символа алфавита:
Так, в 8­-разрядном слове информационная ёмкость равна 8 би­там или 1 байту

помощью которых осу­ществляется преобразование поступающих на их входы двоичных (бинарных)

сигна­лов и непосредственное выполнение предусмотренных логических операций.

=

Функции булевой алгебры

Конъюнкция = логическое умножение = операция И = & = * = ^

F=X1*X2=X1^X2=X1&X2

Дизнъюнкция = логическое сложение = операция ИЛИ = 1 = + = ˅

F=X1+X2=X1 ˅ X2

Отрицание логического умножения = операция И-НЕ
Отрицание логического

сложения= операция Или-НЕ

значения F в течение каж­дого такта работы определяются значениями Х

только в этот же такт, и не зависят от того, какие переменные подавались на входы в предыдущие такты, т. е. F = f(Х).
Эти устройства лишены памяти: не хранят информацию о прошлом. Входные и выходные сигналы комбина­ционных устройств могут принимать только два значения: 1 и 0.

По функциональному назначению можно выделить следующие классы КУ:
сум­маторы,
шифраторы и дешифраторы,
цифровые компараторы,
мультиплексоры и демультиплексоры,
преобразователи кодов,
программируемые логические матрицы,
перемножители,
арифметико­логические устройства.

п входами и m выходами (m > n), преобразующая двоичный

входной п-код в унитарный.
На одном из m выходов дешифратора появляется логическая единица, а именно на том, номер ко­торого равен поданному на вход двоичному числу. На всех остальных выходах дешиф­ратора выходные сигналы равны нулю.

Условное изображение дешифратора 4-16 (читаемого "че­тыре в шестнадцать")

Дешифраторы часто имеют разрешающий (управляющий, стробирующий) вход Е. При Е = 1 дешифратор функционирует как обычно, при Е = 0 на всех выводах уста­навливается 0 независимо от поступающего кода адреса.

дешифратору. Условное изображение шифратора 16-4 на схемах показано на рис.

4.48, а. Классический шифратор имеет n входов и m выходов (m < n), и при подаче сигнала на один из входов (и не более) на выходе узла появляется двоичный код номера возбуждённого выхода. Число входов и выходов такого шифратора связано соотношением n = 2m

двоичных чисел. Операция поразрядного сравнения заключается в выработке признака равенства

(равнозначности) или неравенства (неравнозначности) двух сравниваемых двоичных чисел

арифметическая операция суммирования цифровых кодов двух двоичных чисел.
Дво­ично­кодированные десятичные

сумматоры. На входы а0, а1, а2, а3 подается двоичный код одной из суммиру­емых десятичных цифр, на входы b0, b1, b2, b3 — двоичный код второй десятичной цифры, а на вход рi — значение переноса из соседнего младшего разряда. На выходах S0, S1, S2, S3 образуется двоичный код десятичной цифры данного разряда суммы, а на выходе pi+1 — значение переноса в соседний старший разряд.

и способное переходить из одного состояния в другое под воздействием

внешнего управляющего сигнала, превышающего пороговое значение. При отсутствии внешних воздействий триггер может сколь угодно долго находиться в одном из устойчивых состояний. .

Различают триггеры асинхронные, которые переключаются в момент подачи вход¬ного сигнала, и синхронные (тактируемые), которые переключаются только при пода¬че синхронизирующих импульсов, а момент перехода связан с определенным уровнем синхросигнала (статические триггеры) или с моментом фронта либо среза синхро¬сигнала (динамические триггеры).

— R (установки нуля на выходе, Q = 0) и

S (установки 1 на выходе, Q = 1) и два выхода — прямой Q и ин¬версный Q

D-­вход и тактовый С­ вход.

и K, при J = 1, K = 0 триггер

по тактовому импульсу С устанавливается в состояние Q = 1; при J = 0, K = 1 — переключается в состояние Q = 0, а при J = K = 0 — хранит ранее принятую информацию.
Одновременное присутствие логических 1 на информационных входах не является для JK­-триггера запрещенной комбинацией; при J = K = 1 триггер работает в счетном режиме, т. е. переключается каждым такто­вым импульсом на входе С.

вход импульсов, в интервале между которыми он должен хранить информацию

об их количестве.
Поэтому счётчик состоит из запоминающих ячеек — триггеров обычно D или JK типа.
Каждому числу импульсов соответствовали состояния 1 или 0 определенных ячеек. При этом совокупность единиц и нулей на выходах п ячеек, называемых разрядами счетчика, представляет собой п-разрядное двоичное число, которое однозначно определяет количество прошедших через входы импульсов.