Разделы презентаций


Раздел 3: Элементы и комбинационные узлы цифровых устройств. Лекция 4. Вопросы:

Содержание

Мобильный телефон GSM

Слайды и текст этой презентации

Слайд 1Раздел 3: Элементы и комбинационные узлы цифровых устройств. Лекция 4. Вопросы: 1 Элементная

база цифровых устройств. 2 Функциональные узлы комбинационного типа.

Раздел 3: Элементы и комбинационные узлы цифровых устройств. Лекция 4. Вопросы: 1 Элементная база цифровых устройств.

Слайд 2Мобильный телефон GSM

Мобильный телефон GSM

Слайд 31 По степени интеграции:
- малой степени интеграции (МИС);
средней степени

интеграции (МИC);
большой (сверхбольшой) степени интеграции (БИС/СБИС).

2 По схемно-технологическим признакам:

ТТЛ (ТТЛШ);
ЭСЛ;
n-МОП, КМОП.

3 По функциональному назначению:
наборы ЛЭ, наборы триггеров;
функциональные узлы комбинационного / последовательностного типа;
ЗУ, микропроцессоры, микроконтроллеры и др.

1 Элементная база цифровых устройств
Классификация цифровых интегральных схем (ИС)

1 По степени интеграции:- малой степени интеграции (МИС); средней степени интеграции (МИC); большой (сверхбольшой) степени интеграции (БИС/СБИС).2

Слайд 4Требования к логическим элементам
1) Согласованность по логическим уровням
Положительная логика:

UH - 1 UL – 0;
Отрицательная логика: UH -

0 UL – 1;
Требования к логическим элементам 1) Согласованность по логическим уровнямПоложительная логика: UH - 1  UL – 0;Отрицательная

Слайд 5Логические уровни ТТЛ

Логические уровни ТТЛ

Слайд 6 Быстродействие и экономичность
Uл = UOH – UOL
dU/dt = I/Cп
t

ф » Uл /(dU/dt) = UлCп/ I

Быстродействие и экономичностьUл = UOH – UOLdU/dt = I/Cпt ф » Uл /(dU/dt) = UлCп/ I

Слайд 7Работа переключения A = Pп tз
Задержки распространения

сигналов

Работа переключения   A = Pп tз Задержки распространения сигналов

Слайд 8Стандарты логических уровней

Стандарты логических уровней

Слайд 9Элемент ТТЛ(Ш)
Транзистор с барьером
Шоттки
Базовые логические элементы (вентили)

Элемент ТТЛ(Ш)Транзистор с барьеромШотткиБазовые логические элементы (вентили)

Слайд 10Элементы КМОП (CMOS)
НЕ
Layout

Элементы КМОП (CMOS)   НЕLayout

Слайд 11И-НЕ

ИЛИ-НЕ
И-НЕ

Слайд 121.3 Элементы с открытым выходом

1.3 Элементы с открытым выходом

Слайд 13Применение элементов с открытым выходом
Монтажная логика
Работа на длинную линию
Управление СИД

Применение элементов с открытым выходомМонтажная логикаРабота на длинную линиюУправление СИД

Слайд 14Элементы с трехстабильным выходом

Элементы с трехстабильным выходом

Слайд 15Функциональные узлы комбинационного типа
Преобразователи кода

Функциональные узлы комбинационного типаПреобразователи кода

Слайд 16Двоичный дешифратор

Двоичный дешифратор

Слайд 17Мультиплексор

Мультиплексор

Слайд 18Одноразрядный сумматор

Одноразрядный сумматор

Слайд 19Многоразрядный сумматор с последовательным переносом
tPS = tpc + (n-2)tcc +

tcs

tPC = tpc + (n-1)tcc

Многоразрядный сумматор с последовательным переносомtPS = tpc + (n-2)tcc + tcstPC = tpc + (n-1)tcc

Слайд 20Арифметико-логические устройства (АЛУ)
Входы

Выходы
Операция M

FSel1 FSel0 F[3..0]
Clear 0 0 0 L
Q - P 0 0 1 Q - P - CI
P - Q 0 1 0 P - Q - CI
P + Q 0 1 1 P + Q + CI
P $ Q 1 0 0 P $ Q
P # Q 1 0 1 P # Q
P & Q 1 1 0 P & Q
Preset 1 1 1 H
Арифметико-логические устройства (АЛУ)		      Входы	       ВыходыОперация

Слайд 21Матричный умножитель
t = 2* tHS + tSM(nA + nB -

Матричный умножительt = 2* tHS + tSM(nA + nB - 4)

Слайд 22Раздел 4: Цифровые узлы последовательностного типа Лекция 5. Вопросы: 1 Функциональные узлы последовательностного

типа. 2 Интегральные запоминающие устройства

Раздел 4: Цифровые узлы последовательностного типа  Лекция 5. Вопросы: 1 Функциональные узлы последовательностного типа.  2

Слайд 23Классификация триггеров
По логике функционирования:

D-триггеры;


T-триггеры;


RS-триггеры;


JK-триггеры;

комбинированные.
1 Функциональные

узлы последовательностного типа

Классификация триггеровПо логике функционирования: D-триггеры; T-триггеры; RS-триггеры; JK-триггеры; комбинированные.1 Функциональные узлы последовательностного типа

Слайд 24По способу записи информации:
асинхронные триггеры;
синхронные триггеры:
управляемые (синхронизируемые)

уровнем;
управляемые (синхронизируемые) фронтом;
двухступенчатые.

По способу записи информации: асинхронные триггеры; синхронные триггеры: управляемые (синхронизируемые) уровнем; управляемые (синхронизируемые) фронтом; двухступенчатые.

Слайд 25Асинхронные триггеры

Асинхронные триггеры

Слайд 26Триггеры, синхронизируемые уровнем (прозрачные защелки)

Триггеры, синхронизируемые уровнем (прозрачные защелки)

Слайд 27Триггеры, управляемые фронтом (155ТМ2)

Триггеры, управляемые фронтом (155ТМ2)

Слайд 28Параллельные регистры

Параллельные регистры

Слайд 29Сдвигающие регистры

Сдвигающие регистры

Слайд 30Универсальные регистры

Универсальные регистры

Слайд 31Счетчики – автоматы, фиксирующие число поступивших на их вход импульсов

в том или ином коде
Модуль счета М –число возможных состояний

счетчика

Классификация

По способу кодирования: - двоичные (М=2n);
- двоично-кодированные.
По направлению счета: - суммирующие;
- вычитающие;
- реверсивные.
По принадлежности к классам автоматов – синхронные;
- асинхронные.

Счетчики

Возможные режимы работы:

- регистрация числа событий;
- деление частоты.

Счетчики – автоматы, фиксирующие число поступивших на их вход импульсов в том или ином кодеМодуль счета М

Слайд 32Двоичные счетчики с последовательным переносом
t уст = n * t

тг

Двоичные счетчики с последовательным переносомt уст = n * t тг

Слайд 33Двоичный счетчик с параллельным переносом

Двоичный счетчик с параллельным переносом

Слайд 34Синхронный счетчик

Синхронный счетчик

Слайд 35Сериализация - десериализация

Сериализация - десериализация

Слайд 362 Интегральные запоминающие устройства

2 Интегральные запоминающие устройства

Слайд 37ПЗУ - ROM (Read Only Memory)
ОЗУ – RAM (Random Access

Memory)
FIFO (First In – First Out)
LIFO (Last In – First

Out)

Классификация полупроводниковых ЗУ

ПЗУ - ROM (Read Only Memory)ОЗУ – RAM (Random Access Memory)FIFO (First In – First Out)LIFO (Last

Слайд 38ПЗУМ – ROM(M) - Mask ROM
ППЗУ – PROM (Programmable ROM)
РПЗУ-УФ

– EPROM (Erasable Programmable ROM)
EPROM – OTP (One Time Programmable

ROM)
РПЗУ-ЭС –EEPROM (Electrically Erasable Programmable ROM)

Классификация ПЗУ

ПЗУМ – ROM(M) - Mask ROMППЗУ – PROM (Programmable ROM)РПЗУ-УФ – EPROM (Erasable Programmable ROM)EPROM – OTP

Слайд 39Классификация ОЗУ

Классификация ОЗУ

Слайд 40Структуры адресных ЗУ

Структуры адресных ЗУ

Слайд 43Структура блочного ЗУ

Структура блочного ЗУ

Слайд 44Запоминающие элементы ПЗУ Накопитель ROM(M)

Запоминающие элементы ПЗУ  Накопитель ROM(M)

Слайд 45Запоминающие элементы PROM
Запоминающие элементы EPROM и EEPROM

Запоминающие элементы PROMЗапоминающие элементы EPROM и EEPROM

Слайд 46Программирование ЛИЗМОП

Программирование ЛИЗМОП

Слайд 47Транзистор с программируемым порогом

Транзистор с программируемым порогом

Слайд 48Запоминающие ячейки Flash

Запоминающие ячейки Flash

Слайд 49Внешняя организация EPROM
27C128
16Kx8

Внешняя организация EPROM27C12816Kx8

Слайд 50Чтение EPROM

Чтение EPROM

Слайд 51Запись EPROM

Запись EPROM

Слайд 52Внешняя организация EEPROM
28С64
8Кх8

Внешняя организация EEPROM28С648Кх8

Слайд 53Структура EEPROM

Структура EEPROM

Слайд 54Запись EEPROM

Запись EEPROM

Слайд 55Внешняя организация NAND-Flash

Внешняя организация NAND-Flash

Слайд 56Структурная схема Flash-ROM Am29LV800

Структурная схема Flash-ROM Am29LV800

Слайд 57Режимы работы NAND-Flash
RA – адрес ячейки при чтении;
RD – считываемые

данные;
PA – адрес ячейки при программировании (записи);
PD – записываемые данные;
SA

– адрес стираемого сектора.
Режимы работы NAND-FlashRA – адрес ячейки при чтении;RD – считываемые данные;PA – адрес ячейки при программировании (записи);PD

Слайд 5832-Гбит ИС флэш-памяти NAND-типа (техпроцесс 34-нм)

32-Гбит ИС флэш-памяти NAND-типа (техпроцесс 34-нм)

Слайд 59Запоминающие элементы
КМОП
Статические ЗУ

Запоминающие элементыКМОПСтатические ЗУ

Слайд 60Внешняя организация асинхронных SRAM

Внешняя организация асинхронных SRAM

Слайд 61 Динамические ОЗУ

Динамические ОЗУ

Слайд 62Внешняя организация асинхронных DRAM
Адрес задается
внутренним счетчиком
CBR (CAS Before RAS)

Внешняя организация асинхронных DRAMАдрес задаетсявнутренним счетчикомCBR (CAS Before RAS)

Слайд 63Синхронные DRAM (SDRAM)
1. CLK – синхросигнал (по переднему фронту).
2.

CKE (Clock Enable) разрешения (низкий – режим энергосбережения).
3. CS

– сигнал, разрешающий декодирование команд
4. BS0 и BS1 (Bank Select) - сигналы выбора банка.
5. DQM - сигнал маски линий данных
6. A10 - в момент подачи сигнала CAS# задает способ предзаряда строки банка.

tCL (CAS Latency) (2 – 2.5 – 3)T
tRCD (RAS-to-CAS Delay) (2 – 3)T
tRP (RAS Precharge Time) (2 – 3)T
tAC (Access from Clock)
tRC (RAS Cycle Time) время цикла строки (7 – 8)T (tRC = tRAS+ tRP);

Синхронные DRAM (SDRAM)1. CLK – синхросигнал (по переднему фронту). 2. CKE (Clock Enable) разрешения (низкий – режим

Слайд 66Регенерация (refresh) SDRAM

Регенерация (refresh) SDRAM

Слайд 68Структура DDR SDRAM

Структура DDR SDRAM

Слайд 69Команды DDR SDRAM

Команды DDR SDRAM

Слайд 70BANK READ ACCESS

BANK READ ACCESS

Слайд 71BANK WRITE ACCESS

BANK WRITE ACCESS

Слайд 72Авторегенерация

Авторегенерация

Слайд 73Прямой цифровой синтез сигналов (DDS)

Прямой цифровой синтез сигналов (DDS)

Слайд 74Таблица значений синуса, записанная в ПЗУ DDS

Таблица значений синуса, записанная в ПЗУ DDS

Слайд 75Двоичная частотная манипуляция (Frequency Shift Keying, FSK)

Двоичная частотная манипуляция  (Frequency Shift Keying, FSK)

Слайд 76Квадратурная фазовая модуляция QPSK

Квадратурная фазовая модуляция QPSK

Слайд 77Сплиттер
Модулятор

Сплиттер Модулятор

Обратная связь

Если не удалось найти и скачать доклад-презентацию, Вы можете заказать его на нашем сайте. Мы постараемся найти нужный Вам материал и отправим по электронной почте. Не стесняйтесь обращаться к нам, если у вас возникли вопросы или пожелания:

Email: Нажмите что бы посмотреть 

Что такое TheSlide.ru?

Это сайт презентации, докладов, проектов в PowerPoint. Здесь удобно  хранить и делиться своими презентациями с другими пользователями.


Для правообладателей

Яндекс.Метрика