15\03\2016

можно объединить в три группы: Структурные методы направлены на получение

необходимых свойств реализации устройства при неизменном алгоритме его работы.
Функциональные методы связаны с изменением алгоритма работы, в частности с изменением кодирования состояний входов.
Конструктивно-технологические методы ориентированы на получение требуемых ограничений на уровне используемых математических моделей.
Наиболее простыми для соответствующей математической модели являются структурные и функциональные методы, а наиболее сложными конструктивно-технологические, так как они часто связаны с разработкой принципиально новых видов производства интегральных цифровых схем.

статических рисков сбоя S1, при переходах между любыми соседними единичными

клетками.








Функция в случае а) не требует дополнительных импликант, так как все смежные контуры покрыты другими контурами. А в случаях б) и в) введены контуры, показанные штриховой линией.
Если же допускаются не соседние изменения входных наборов, то в общем случае невозможно синтезировать комбинационные схемы, свободные от рисков сбоя (см. раздел “Функциональный риск сбоя”).

такой схемы является генератор двухфазной системы синхронизации (рис. а). Задержка

переключения триггера в данном случае приводит к появлению статических рисков сбоя S0 на выходе при переходе с набора на набор и на выходе при переходе с набора на набор. Устранить эти сбои можно схемотехническими (структурными) методами.

борьбы с рисками сбоя являются тактирование и стробирование.
I Суть тактирования

заключается в следующем. По всему цифровому устройству разводится единая система тактирующих (синхронизирующих) сигналов, обеспечивающих запись информационных данных в регистры через время, которое превышает самый длинный процесс неопределенности, то есть самую большую задержку во всех трактах схемы.
II Если же необходимо лишь очистить сигнал от рисков сбоя, а не запомнить его, то используется метод стробирования, реализуемый соответствующим построением комбинационной схемы.

Достоинством тактирования и стробирования является то, что разработчику не требуется вникать в специфику протекания переходных процессов, в характер возникающих гоночных ситуаций, не нужно знать минимального значения задержки и т. д. Все, что должен знать разработчик, - это максимально возможную задержку самого длинного тракта логической схемы, а это легко вычисляется по паспортным данным используемых элементов.

и деформирует длительность информационного сигнала, а тактирование осуществляется последовательностной схемой

и сдвигает во времени информационный сигнал.

Пример функционального метода устранения рисков сбоя приведен на рис. Здесь используется принцип изменения кодирования последовательных состояний входов комбинационной схемы. В схеме рис. а счетчик изменяет свои состояния не в естественной двоичной последовательности 0 - 1- 2 - 3, а в последовательности 0 - 1 - 3 - 2, когда в каждом такте свое состояние изменяет только один разряд счетчика (здесь используется двухразрядный счетчик Джонсона - сдвиговый регистр с одной перекрестной связью).

на построении самосинхронизирующихся схем.
Рабочие узлы в этом случае строятся

не противогоночными, но они дополняются специальными схемами, которые обнаруживают факт окончания переходных процессов и вырабатывают разрешающий сигнал для следующих схем, играющий в каком-то смысле роль “асинхронного синхросигнала”. Это направление рассматривается как весьма перспективное для построения БИС и особенно сверх-БИС, где применение обычной синхронизации встречает ряд трудностей.
Однако есть ряд сложностей построения такого рода схем, так и из-за удвоения аппаратурных затрат.

входных гонок на уровне одного логического элемента, основанный исключительно на

совершенствовании технологии изготовления логических элементов и их конструктивного исполнения, которые в совокупности должны обеспечить минимальные разбросы задержки распространения сигналов в элементе по логически одинаковым цепям. В частности, использование интегральной технологии производства ИС, позволяющей получать весьма малые относительные вариации различных параметров, дает возможность считать, что гонки по входу практически не влияют на устойчивость цифровых устройств, проектируемых на любой серии логических ИС.
 
Полезно придерживаться также следующих рекомендаций:
- соблюдайте требования технических условий (ТУ) на ИС;
- тщательно проектируйте аппаратуру, уделяя особое внимание рациональной разводке печатных плат;
- обеспечивайте режимы эксплуатации, не изменяющие задержки распространения сигналов (стабилизация источников питания, термостатирование, буферизация нагрузок и др.).