Маршрут проектирования цифровых ИМС

Лекция 4

проектных задач, проектной документации и т.п. на ряд иерархических уровней,

иначе называемых уровнями абстрагирования
Цель расчленения – замена малого числа проектных задач чрезмерной сложности бОльшим числом задач допустимой сложности

(вентильный) уровень
Схемотехнический уровень
Топологический уровень
(Каждый последующий уровень является детализацией предыдущего)

тестового кристалла
Производство
(с любого нижнего уровня можно вернуться на любой из

верхних)

разработку микросхемы, который формируется в тесном сотрудничестве заказчика и проектировщика.

Исходя из требований заказчика и возможностей проектировщика, в этом документе определяются:

(напряжение питания, тактовая частота, потребляемая мощность, рабочий диапазон температур, устойчивость

к излучениям и т.д.)
технология производства ИМС
маршрут проектирования
сроки окончания этапов проектирования
порядок передачи проекта на производство и приемки изделия заказчиком

в ее состав, как они будут взаимодействовать, определяются потоки данных

между блоками)
соотношение «харда» и «софта» для наиболее оптимальной реализации функции, определенной в ТЗ
Составляется и моделируется поведенческое описание проекта, где каждый блок представляется в виде «черного ящика», выполняющего определенную функцию

данном уровне представления. На каждом этапе кроме топологического производится путем

моделирования описания схемы с использованием тестовых воздействий.
если после верификации выясняется, что схема не удовлетворяет требованиям ТЗ или нормам проектирования, то производится модификация или выбирается другой вариант описания на данном уровне
Если все возможные варианты описаний исчерпаны, то проект возвращается на уровень вверх, где производится доработка описания или выбор иного варианта

одинаковую функциональность и структуру
возможно повторное использование этих блоков для новых

разработок
Это позволяет значительно сократить время проектирования
На этапе системного проектирования определяется возможность использования IP-блоков

(RTL - Register Transfer Level)
Т.е. блоки, определенные декомпозицией на

предыдущем этапе представляются в виде набора регистров, сумматоров, логических блоков, триггеров, счетчиков и т.д. с описанием потоков данных между ними

на вентильном уровне
Трансляция описания на регистровом уровне в логическую схему

производится средствами САПР, называемыми синтезаторами, а сам процесс трансляции синтезом. Синтезатор создает список вентилей и межсоединений между ними (Этот список может быть представлен в различных форматах, что удобно для интеграции различных САПР )
Синтез логической схемы производится с использованием библиотеки элементов

такой базе данных содержит информацию о вентиле, которая включает в

себя: название элемента, выполняемая им логическая функция, его символическое обозначение, список входов и выходов, электрическая схема на транзисторном уровне, а также описание топологической ячейки, соответствующей этому вентилю. На этапе логического проектирования используется описание логической функции и список входов и выходов вентиля.

использует для создания ИМС. Создание БЭ является отдельной задачей, которая,

как правило, решается вне рамок разработки микросхемы. БЭ разрабатывается под конкретный технологический процесс. Но если проектируемая ИМС будет разрабатываться с использованием новой технологии, тогда в маршрут проектирования включается и разработка БЭ

БЭ синтезируется электрическая схема. Для цифровых ИМС этот этап также

автоматизирован. Отдельно проектируются вспомогательные блоки, такие как источники напряжения, и входные выходные каскады, или же берутся готовые из библиотеки

временных затрат, чем любые другие этапы. Результаты проектирования топологии с

использованием автоматических средств САПР существенно хуже результатов, достигнутых с использованием ручного труда. Однако при ручном проектировании возрастает число ошибок, и увеличиваются сроки разработки, что для СБИС делает такой подход недопустимым

проверка
Изготовление фотошаблонов

глобальных сигналов
Определить расположение контактных площадок для внешних сигналов
Определение

специальных требований к кристаллу
Предварительное размещение блоков и приблизительный расчет площади кристалла
Определение требований, необходимых для контроля топологии

ветками (блоки), малыми ветками (субблоки), листьями (топологические ячейки)
Разработка топологии

идет по направлению снизу-вверх, т.е. сначала разрабатывается структура топологических ячеек, которые обычно имеют сложность порядка нескольких транзисторов
Первыми, на кристалле, размещаются блоки с наиболее критическими требованиями размещения

или проверка на соответствие правилам проектирования
Layout versus Schematics (LVS) или

сравнение топологии с электрической схемой
Electrical Rules Check (ERC) или проверка на соответствие электрическим правилам проектирования

вовлеченным в данный проект
Проводится экстракция параметров схемы, после чего

данные экстракции вносятся в электрическую схему, и проводится ее повторное моделирование для того, чтобы убедиться в правильности работы схемы с учетом топологии

фабриками мира (gds2)
или
Изготовление фотошаблонов и передача их на производство