Методы передачи данных в компьютерных сетях

когда одновременно пересылаются все биты слова, и
последовательный, когда биты

слова пересылаются поочередно.

Достоинства параллельной передачи данных.
Высокая скорость передачи данных.

Недостатки параллельной передачи данных.
Так как между отдельными проводниками шины для параллельной передачи данных существует электрическая емкость, то при изменении сигнала, передаваемого по одному из проводников, возникает помеха (короткий выброс напряжения) на других проводниках. С увеличением длины шины, а следовательно, с увеличением емкости проводников помехи возрастают и могут восприниматься приемником как сигналы. Поэтому рабочее расстояние для шины параллельной передачи данных ограничивается длиной 1-2 м.

Рисунок 1  Передача комбинации 10112 (а) параллельная, (б) последовательная

передача (телевидение, радио);
полудуплексная (прием и передача информации осуществляются поочередно);
дуплексная (двунаправленная),

каждая станция одновременно передает и принимает данные.

Последовательная передача данных является преодолением ограничений, присущих параллельному способу передачи данных.

симплексная

полудуплексная

дуплексная

Рисунок 2  Методы последовательной передачи данных

Широко используются следующие методы последовательной передачи:
асинхронная и
синхронная.
Прежде чем начать

последовательную передачу данных, необходимо выполнить преобразование данных из параллельной формы в последовательную.

Рисунок 4  Принцип последовательной передачи данных

Рисунок 3  Преобразование параллельных данных в последовательные

(по времени) передатчика и приемника, управляемой регулярной последовательностью сигналов синхронизации

при реализации функций обмена и обработки информации.
Наиболее широкое применение получили так называемые стартстопные принципы синхронизации по битам и знакам.
Суть стартстопного принципа управления состоит в том, что стартовый импульс в сообщении запускает местный синхрогенератор приемника, который работает на частоте передатчика, и линия стробируется в соответствии с частотой местного синхронизатора, а стоповый импульс в сообщении останавливает синхрогенератор.
Передача данных осуществляется порциями (кадрами). Начало и конец каждой порции информации отмечаются специальными метками.

Рисунок 5  Формат кадра при асинхронной последовательной передаче

Последовательная асинхронная передача данных

 пробелом.

При отсутствии данных в линии действует сигнал маркера.

Передача кадра начинается с посылки стартового бита  пробела.
Стартовый бит предупреждает приемник о начале передачи.

После стартового бита передаются биты данных, число которых в кадре может устанавливаться от 5 до 8.

Для определения достоверности передачи данных после последнего бита данных может следовать бит паритета, который также называется битом контроля четности (или нечетности). Этот бит выбирается в каждом кадре данных таким образом, чтобы общее число единиц в битах данных и бите паритета было четным (или нечетным), т.е. бит четности = 1, если количество единиц в символе нечетно, и 0 в противном случае

Кадр заканчивается стоп-битамим, которые сигнализируют об окончании передачи и имеют уровень маркера.
Может устанавливаться один, полтора или два стоповых бита.

После этого в линии может поддерживаться состояние отсутствия данных (уровень маркера) либо начинаться следующий кадр (стартовым битом - пробелом).

обратно и обеспечивает асинхронный протокол обмена данными, называют универсальным асинхронным

приёмопередатчиком (УАПП, UART).

Такое устройство реализуется в виде специального модуля микроконтроллера или отдельной БИС. Кроме преобразования формы представления приёмопередатчик выполняет важные функции контроля и управления.

Скорость передачи данных описанным способом принято измерять в бодах.
Один бод равен одному биту в секунду, и поэтому скорость в бодах выражает, сколько бит в секунду может быть передано по соответствующему каналу передачи данных.

Организация асинхронного последовательного обмена данными с внешним устройством осложняется тем, что на передающей и приемной стороне последовательной линии связи используются настроенные на одну частоту, но физически разные генераторы тактовых импульсов и, следовательно, общая синхронизация отсутствует.

Для решения этой проблемы для работы УАПП используется последовательность тактовых импульсов, период следования которых в 16 раз меньше времени передачи одного бита данных.
Эти тактовые импульсы используются для синхронизации входного сигнала и для генерирования выходного.

Асинхронный приёмопередатчик

работы приемника UART

состояния и
блок управления.
Рисунок 8  Структурная схема простого УАПП

(рисунок 9) начинается с того, что процессор, выполняя команду "Вывод",

выставляет этот байт на шине данных. Одновременно процессор формирует управляющий сигнал системного интерфейса "Вывод", по которому производятся запись передаваемого байта в буферный регистр А1, сброс регистра состояния А2 и формирование на вентиле И сигнала "Загрузка".
Передаваемый байт переписывается в разряды 1, ... , 8 сдвигового регистра, в нулевой разряд сдвигового регистра записывается 0 (стартовый бит), а в разряды 9 и 10  1 (стоповые биты). Кроме того, снимается сигнал "Сброс" с делителя частоты на 16, он начинает накапливать импульсы генератора тактовой частоты и в момент приема шестнадцатого тактового импульса вырабатывает импульс сдвига.

бита) до тех пор, пока не будет выработан первый импульс

сдвига.
Импульс сдвига изменит состояние счетчика импульсов сдвига и перепишет в нулевой разряд сдвигового регистра первый информационный бит передаваемого байта данных. Состояние, соответствующее значению этого бита, будет поддерживаться на линии "Данные" до следующего импульса сдвига.
Аналогично будут переданы остальные информационные биты, первый стоповый бит и, наконец, второй стоповый бит, при передаче которого счетчик импульсов сдвига снова установится в нулевое состояние. Это приведет к записи 1 в регистр состояния А2.
Единичный сигнал с выхода регистра А2 запретит формирование импульсов сдвига, а также информирует процессор о готовности к приему нового байта данных.
После завершения передачи очередного кадра (стартового бита, информационного байта и двух стоповых бит) контроллер поддерживает в линии связи уровень логической единицы (значение второго стопового бита).
После передачи очередного байта данных в регистр состояния А2 записывается 1, который информирует процессор о готовности контроллера к приему следующего байта данных и передаче его по линии связи в ВУ. Этот же сигнал запрещает формирование импульсов со схемы выработки импульсов сдвига  делителя частоты сигналов тактового генератора на 16. Счетчик импульсов сдвига (счетчик по mod 10) находится в нулевом состоянии и его единичный выходной сигнал поступает на вентиль И, подготавливая цепь выработки сигнала загрузки сдвигового регистра.

по линии "Данные" в контроллер для асинхронного приема данных (рисунок

10). Этот уровень создает условия для выработки сигнала, запрещающего работу делителя частоты генератора тактовых импульсов.
Действительно, после приема предыдущего байта данных счетчик импульсов сдвига (счетчик по mod 9) находится в нулевом состоянии и на вентиль И поступают два единичных сигнала: со счетчика сдвигов и из линии "Данные". На выходе вентиля И вырабатывается сигнал сброса делителя частоты сигналов тактового генератора, запрещающий формирование импульсов сдвига.

передачи нового кадра) на линии "Данные" появится уровень логического нуля

и тем самым будет снят сигнал сброса с делителя частоты.
Состояние 4-разрядного двоичного счетчика (делителя частоты) начнет изменяться. Когда на счетчике накопится значение 8, он выдаст сигнал, поступающий на входы сдвигового регистра и счетчика импульсов сдвига. Так как частота сигналов генератора тактовых импульсов приемника должна совпадать с частотой генератора тактовых импульсов передатчика, то сдвиг (считывание) бита произойдет примерно на середине временного интервала, отведенного на передачу бита данных, т. е. времени, необходимого для выработки шестнадцати тактовых импульсов. Это делается для уменьшения вероятности ошибки из-за возможного различия частот генераторов передатчика и приемника, искажения формы передаваемых сигналов (переходные процессы) и т. п. Следующий сдвиг произойдет после прохождения шестнадцати тактовых импульсов, т. е. на середине временного интервала передачи первого информационного бита.
При приеме в сдвиговый регистр девятого бита кадра (восьмого информационного бита) из него "выдвинется" стартовый бит и, следовательно, в сдвиговом регистре будет размещен весь принятый байт информации. В этот момент счетчик импульсов сдвига придет в нулевое состояние и на его выходе будет выработан единичный сигнал, по которому содержимое сдвигового регистра перепишется в буферный регистр, в регистр состояния А2 запишется 1 и он будет информировать процессор об окончании приема очередного байта, вентиль И подготовится к выработке сигнала "Сброс" (этот сигнал сформируется после прихода первого стопового бита).
Получив сигнал готовности (1 в регистре А2), процессор выполнит команду "Ввод" (см. пример 2.2 Параллельной передачи данных). При этом вырабатывается управляющий сигнал системного интерфейса "Ввод", по которому производятся пересылка принятого байта данных из буферного регистра в процессор (сигнал "Чтение") и сброс регистра состояния А2

часть пропускной способности теряется на передачу служебных битов (старт/стоповых и

бита четности);
Относительно невысокая скорость передачи (по сравнению с синхронной);
при множественной симметричной ошибке в битах данных с помощью бита четности невозможно определить достоверность полученной информации.

Асинхронная передача используется в системах, где обмен данными происходит время от времени и не требуется высокая скорость передачи данных.
Некоторые системы используют бит четности как символьный бит, а контроль информации выполняется на уровне протоколов обмена данными.