TheSlide.ru

26

Содержание

1. 26
2. ИнформацияИНФОРМАЦИЯПередачаХранениеОбработкаПамять
3. Характеристики памятиОбщие характеристикиОбъем [bit]БыстродействиеЭнергозависимостьСтоимостьПлотность [bit/sm3] или [bit/sm2]
4. Идеальная (универсальная) памятьОбъемБыстродействиеЭнергонезависимостьСтоимостьПри современных технологиях либо одно, либо другое
5. Полупроводниковая памятьБыстродействиеЭнергонезависимостьПОЛУПРОВОДНИКОВАЯ ПАМЯТЬили или
6. Структура памятиЯчейки памятиMemory CellКонтроль доступаAccess ControlПроизвольный доступRandom Access(RAM)Последовательный доступSequential Access(SAM)Память =+
7. Структура памяти с произвольным доступомЯчейка памятиMemory Cell
8. Структура памяти с произвольным доступомЯчейка памятиMemory CellШина адресаЛиния данныхШина управления
9. Структура памяти с произвольным доступомData Bus (M bit)
10. Шина управленияControl BusОперации с памятьюЗаписьЧтениеХранение-CS (Chip Select)Разрешение работы
11. RS триггер - простейшая запоминающая ячейкаКМОП инверторЯчейки памяти SRAMP-MOSN-MOSSRAM Memory Cell
12. 6-и транзисторная ячейка статической памяти SRAMКлючи доступаRS триггерЯчейки памяти SRAM
13. 4-х транзисторная ячейка статической памяти SRAM Ячейки памяти SRAMКлючи доступаRS триггер
14. Матричная организация ячеек памяти с произвольным доступомSRAM
15. SRAMАсинхроннаяСинхроннаяSRAM
16. Сигналы управления:-CS (Crystal Select) – выбор микросхемы.-WE
17. Сигналы управления:-CS (Crystal Select) – выбор микросхемы.-WE
18. Features Fast access time: 7, 8, 10,
19. ПРИМЕР: 4Mb асинхронная SRAM GS74108 с организацией
20. ПРИМЕР: 4Mb асинхронная SRAM GS74108 с организацией
21. ПРИМЕР: 4Mb асинхронная SRAM GS74108 с организацией
22. Регистры для защелкивания адресов и сигналов управленияНа шину данных тоже ставятся регистры.Возможно два варианта.Синхронная SRAM
23. Flow-through (F/T) Synchronous SRAMСинхронная SRAM
24. Pipelined (P/L) Synchronous SRAMСинхронная SRAM
25. BURST SRAMСинхронная SRAM
26. Ограничения SRAMБольшая ячейка памяти: 6 транзисторов. Мало
27. Ячейка DRAMЯчейка динамической памяти:Достоинство – простота Недостаток
28. Ячейка DRAM: проблема чтенияКак почувствовать заряд заряжена ли емкость в ячейке памяти?
29. Ячейка DRAM: проблема чтенияАналогия с неустойчивым равновесиемКуда упадет?01Два устойчивых состояния
30. Ячейка DRAM: проблема чтенияАналогия с неустойчивым равновесиемОчень маленькое воздействие приносит определенность01Два устойчивых состоянияУпадет в 0
31. Ячейка DRAM: проблема чтенияАналогия с неустойчивым равновесием0101
32. Схема чтения-регенерации DRAMУсилитель регенерации SAПри выборе строки происходит регенерация всех ячеек, подключенных к выбранной строке.100
33. Матрица DRAMНеобходимо уменьшить количество выводовPre-chargeMemoryCellУсилитель считывания,регенератор
34. Интерфейс DRAMМультиплексирование адресов строки и колонки20 адресных
35. Режимы доступа DRAMНормальный режим.Доступ по произвольному адресу.Normal
36. Режимы доступа DRAMРежим быстрого доступа внутри строки.Fast
37. Режимы доступа DRAMРежим последовательного доступа внутри строки.Nibble Mode.Счетчик с параллельной загрузкой
38. Режимы доступа DRAMРежим последовательного доступа внутри строки.Nibble
39. Режимы доступа DRAMEDO Page Mode.Enhanced Data Out.Выходная шина используется полностью.Выборка из выходного регистра
40. Основные способы регенерации DRAM
41. SDRAM
42. SDRAMКонвейер
43. Скачать презентанцию

ИнформацияИНФОРМАЦИЯПередачаХранениеОбработкаПамять

Слайды и текст этой презентации

Слайд 1Память

Memory
26

ПамятьMemory26

Слайд 2Информация
ИНФОРМАЦИЯ
Передача
Хранение
Обработка
Память

ИнформацияИНФОРМАЦИЯПередачаХранениеОбработкаПамять

Слайд 3Характеристики памяти
Общие характеристики
Объем [bit]
Быстродействие
Энергозависимость
Стоимость
Плотность [bit/sm3] или [bit/sm2]
Время доступа на

запись
Время доступа на чтение
Потребляемая мощность в режиме хранения
Потребляемая мощность в

режиме доступа

При современных технологиях либо одно, либо другое

Характеристики памятиОбщие характеристикиОбъем [bit]БыстродействиеЭнергозависимостьСтоимостьПлотность [bit/sm3] или [bit/sm2] Время доступа на записьВремя доступа на чтениеПотребляемая мощность в режиме

Слайд 4Идеальная (универсальная) память
Объем
Быстродействие
Энергонезависимость
Стоимость
При современных технологиях либо одно, либо другое

Идеальная (универсальная) памятьОбъемБыстродействиеЭнергонезависимостьСтоимостьПри современных технологиях либо одно, либо другое

Слайд 5Полупроводниковая память
Быстродействие
Энергонезависимость
ПОЛУПРОВОДНИКОВАЯ ПАМЯТЬ
или или

Полупроводниковая памятьБыстродействиеЭнергонезависимостьПОЛУПРОВОДНИКОВАЯ ПАМЯТЬили или

Слайд 6Структура памяти
Ячейки памяти
Memory Cell
Контроль доступа
Access Control
Произвольный доступ
Random Access
(RAM)
Последовательный доступ
Sequential Access
(SAM)
Память

=
+

Структура памятиЯчейки памятиMemory CellКонтроль доступаAccess ControlПроизвольный доступRandom Access(RAM)Последовательный доступSequential Access(SAM)Память =+

Слайд 7Структура памяти с произвольным доступом
Ячейка памяти
Memory Cell

Структура памяти с произвольным доступомЯчейка памятиMemory Cell

Слайд 8Структура памяти с произвольным доступом
Ячейка памяти
Memory Cell
Шина адреса
Линия данных
Шина управления

Структура памяти с произвольным доступомЯчейка памятиMemory CellШина адресаЛиния данныхШина управления

Слайд 9Структура памяти с произвольным доступом
Data Bus (M bit)

Структура памяти с произвольным доступомData Bus (M bit)

Слайд 10Шина управления
Control Bus
Операции с памятью
Запись
Чтение
Хранение
-CS (Chip Select)
Разрешение работы

Шина управленияControl BusОперации с памятьюЗаписьЧтениеХранение-CS (Chip Select)Разрешение работы

Слайд 11RS триггер - простейшая запоминающая ячейка
КМОП инвертор
Ячейки памяти SRAM
P-MOS
N-MOS
SRAM Memory

Cell

RS триггер - простейшая запоминающая ячейкаКМОП инверторЯчейки памяти SRAMP-MOSN-MOSSRAM Memory Cell

Слайд 126-и транзисторная ячейка статической памяти SRAM
Ключи доступа
RS триггер
Ячейки памяти SRAM

6-и транзисторная ячейка статической памяти SRAMКлючи доступаRS триггерЯчейки памяти SRAM

Слайд 134-х транзисторная ячейка статической памяти SRAM
Ячейки памяти SRAM
Ключи доступа
RS

триггер

4-х транзисторная ячейка статической памяти SRAM Ячейки памяти SRAMКлючи доступаRS триггер

Слайд 14Матричная организация ячеек памяти с произвольным доступом
SRAM

Матричная организация ячеек памяти с произвольным доступомSRAM

Слайд 15SRAM
Асинхронная
Синхронная
SRAM

SRAMАсинхроннаяСинхроннаяSRAM

Слайд 16Сигналы управления:
-CS (Crystal Select) – выбор микросхемы.
-WE (Write Enable) –

разрешение записи.
-OE (Output Enable) – разрешение выхода.
Двунаправленная линия данных с

тремя состояниями

Буферы тремя состояниями

Асинхронная SRAM

Сигналы управления:-CS (Crystal Select) – выбор микросхемы.-WE (Write Enable) – разрешение записи.-OE (Output Enable) – разрешение выхода.Двунаправленная

Слайд 17Сигналы управления:
-CS (Crystal Select) – выбор микросхемы.
-WE (Write Enable) –

разрешение записи.
-OE (Output Enable) – разрешение выхода.
Двунаправленная линия данных с

тремя состояниями

Буферы тремя состояниями

Асинхронная SRAM

Сигналы управления:-CS (Crystal Select) – выбор микросхемы.-WE (Write Enable) – разрешение записи.-OE (Output Enable) – разрешение выхода.Двунаправленная

Слайд 18Features
Fast access time: 7, 8, 10, 12 ns

CMOS

low power operation: 135/120/95/85 mA at minimum cycle time

Single

3.3 V power supply

ПРИМЕР: 4Mb асинхронная SRAM GS74108 с организацией 512Кх8

Асинхронная SRAM

Features Fast access time: 7, 8, 10, 12 ns CMOS low power operation: 135/120/95/85 mA at minimum

Слайд 19ПРИМЕР: 4Mb асинхронная SRAM GS74108 с организацией 512Кх8.
Временные диаграммы. Чтение.
Сигналы

управления в состоянии чтения.
Меняется адрес и следом меняется состояние выхода.

Этот режим – отличительный признак асинхронности.

Сигналы управления моргают.
Данные на выходе появляются только тогда, когда –CE и -OE=0.

Асинхронная SRAM

Read Cycle 1:
CE, OE = active
WE = inactive

Read Cycle 2:
CE, OE = pulse
WE = inactive

ПРИМЕР: 4Mb асинхронная SRAM GS74108 с организацией 512Кх8.Временные диаграммы. Чтение.Сигналы управления в состоянии чтения.Меняется адрес и следом

Слайд 20ПРИМЕР: 4Mb асинхронная SRAM GS74108 с организацией 512Кх8.
Временные диаграммы. Запись.
Режим

Intel или 86.
Моргает сигнал –WE.
Режим Motorola или 68.
Моргает сигнал –CE.
Асинхронная

SRAM

Write Cycle 1:
CE, = active
OE = inactive
WE = control

Write Cycle 2:
CE, = active
OE = inactive
CE = control

ПРИМЕР: 4Mb асинхронная SRAM GS74108 с организацией 512Кх8.Временные диаграммы. Запись.Режим Intel или 86.Моргает сигнал –WE.Режим Motorola или

Слайд 21ПРИМЕР: 4Mb асинхронная SRAM GS74108 с организацией 512Кх8.
Временные диаграммы. Запись.
Вопрос:
Почему

нельзя использовать режим с удержанием –CE и –WE в состоянии

записи и перебирая адреса записывать информацию?
Такой режим чтения – возможен!

Асинхронная SRAM

При записи необходимо всегда моргать
либо –CE либо –WE.

ПРИМЕР: 4Mb асинхронная SRAM GS74108 с организацией 512Кх8.Временные диаграммы. Запись.Вопрос:Почему нельзя использовать режим с удержанием –CE и

Слайд 22Регистры для защелкивания адресов и сигналов управления
На шину данных тоже

ставятся регистры.
Возможно два варианта.
Синхронная SRAM

Регистры для защелкивания адресов и сигналов управленияНа шину данных тоже ставятся регистры.Возможно два варианта.Синхронная SRAM

Слайд 23Flow-through (F/T) Synchronous SRAM
Синхронная SRAM

Flow-through (F/T) Synchronous SRAMСинхронная SRAM

Слайд 24Pipelined (P/L) Synchronous SRAM
Синхронная SRAM

Pipelined (P/L) Synchronous SRAMСинхронная SRAM

Слайд 25BURST SRAM
Синхронная SRAM

BURST SRAMСинхронная SRAM

Слайд 26Ограничения SRAM
Большая ячейка памяти: 6 транзисторов.
Мало ячеек на кристалле.
Большая

цена кристалла.
Большое количество выводов. Для 1 мегабайтной памяти уже необходимо

20 линий адреса.
Большая цена корпуса.

Задача:
Уменьшить размеры ячейки памяти.
Сделать интерфейс с мультиплексированием.

Ограничения SRAMБольшая ячейка памяти: 6 транзисторов. Мало ячеек на кристалле.Большая цена кристалла.Большое количество выводов. Для 1 мегабайтной

Слайд 27Ячейка DRAM
Ячейка динамической памяти:
Достоинство – простота
Недостаток – время хранения

заряда на конденсаторе менее 100 мс
C ~ 30 fF
Утечка

~ 1 fA

Ячейка DRAMЯчейка динамической памяти:Достоинство – простота Недостаток – время хранения заряда на конденсаторе менее 100 мс C

Слайд 28Ячейка DRAM: проблема чтения
Как почувствовать заряд заряжена ли емкость в

ячейке памяти?

Ячейка DRAM: проблема чтенияКак почувствовать заряд заряжена ли емкость в ячейке памяти?

Слайд 29Ячейка DRAM: проблема чтения
Аналогия с неустойчивым равновесием
Куда упадет?
0
1
Два устойчивых состояния

Ячейка DRAM: проблема чтенияАналогия с неустойчивым равновесиемКуда упадет?01Два устойчивых состояния

Слайд 30Ячейка DRAM: проблема чтения
Аналогия с неустойчивым равновесием
Очень маленькое воздействие приносит

определенность
0
1
Два устойчивых состояния
Упадет в 0

Ячейка DRAM: проблема чтенияАналогия с неустойчивым равновесиемОчень маленькое воздействие приносит определенность01Два устойчивых состоянияУпадет в 0

Слайд 31Ячейка DRAM: проблема чтения
Аналогия с неустойчивым равновесием
0
1
0
1

Ячейка DRAM: проблема чтенияАналогия с неустойчивым равновесием0101

Слайд 32Схема чтения-регенерации DRAM
Усилитель регенерации SA
При выборе строки происходит регенерация всех

ячеек, подключенных к выбранной строке.
1
0
0

Схема чтения-регенерации DRAMУсилитель регенерации SAПри выборе строки происходит регенерация всех ячеек, подключенных к выбранной строке.100

Слайд 33Матрица DRAM
Необходимо уменьшить количество выводов
Pre-charge
Memory
Cell
Усилитель считывания,
регенератор

Матрица DRAMНеобходимо уменьшить количество выводовPre-chargeMemoryCellУсилитель считывания,регенератор

Слайд 34Интерфейс DRAM
Мультиплексирование адресов строки и колонки
20 адресных линий обеспечивают доступ

к 64G ячейкам DRAM!
У SRAM только 1М.

Интерфейс DRAMМультиплексирование адресов строки и колонки20 адресных линий обеспечивают доступ к 64G ячейкам DRAM!У SRAM только 1М.

Слайд 35Режимы доступа DRAM
Нормальный режим.
Доступ по произвольному адресу.
Normal Mode
Для передачи полного

адреса требуется 2 такта.
Как уменьшить время доступа?

Режимы доступа DRAMНормальный режим.Доступ по произвольному адресу.Normal ModeДля передачи полного адреса требуется 2 такта.Как уменьшить время доступа?

Слайд 36Режимы доступа DRAM
Режим быстрого доступа внутри строки.
Fast Page Mode.
Вначале полный

доступ по произвольному адресу.
Если упорядочить информацию внутри строки, то можно

отказаться от передачи адреса.

Fast Page Mode

Затем доступ внутри строки за 1 такт.

Режимы доступа DRAMРежим быстрого доступа внутри строки.Fast Page Mode.Вначале полный доступ по произвольному адресу.Если упорядочить информацию внутри

Слайд 37Режимы доступа DRAM
Режим последовательного доступа внутри строки.
Nibble Mode.
Счетчик с параллельной

загрузкой

Режимы доступа DRAMРежим последовательного доступа внутри строки.Nibble Mode.Счетчик с параллельной загрузкой

Слайд 38Режимы доступа DRAM
Режим последовательного доступа внутри строки.
Nibble Mode.
Вначале полный доступ

по произвольному адресу.
Выходная шина простаивает значительную часть времени.
Затем доступ внутри

строки за 1 такт.

Режимы доступа DRAMРежим последовательного доступа внутри строки.Nibble Mode.Вначале полный доступ по произвольному адресу.Выходная шина простаивает значительную часть

Слайд 39Режимы доступа DRAM
EDO Page Mode.
Enhanced Data Out.
Выходная шина используется полностью.
Выборка

из выходного регистра

Режимы доступа DRAMEDO Page Mode.Enhanced Data Out.Выходная шина используется полностью.Выборка из выходного регистра

Слайд 40Основные способы регенерации DRAM

Основные способы регенерации DRAM

Слайд 41SDRAM

SDRAM

Слайд 42SDRAM
Конвейер

SDRAMКонвейер

Скачать презентацию

Обратная связь

Если не удалось найти и скачать доклад-презентацию, Вы можете заказать его на нашем сайте. Мы постараемся найти нужный Вам материал и отправим по электронной почте. Не стесняйтесь обращаться к нам, если у вас возникли вопросы или пожелания:

Email: Нажмите что бы посмотреть

Что такое TheSlide.ru?

Это сайт презентации, докладов, проектов в PowerPoint. Здесь удобно хранить и делиться своими презентациями с другими пользователями.

Для правообладателей