Развитие семейств микроконтроллеров

пространство - 64 Кбайт (при расширении: память программ - до

16-разрядное процессорное устройство, совместимое с НС11. Адресное пространство - до 1 Мб.
Развитая система приоритетных прерываний.Возможности DSP. Командв LPSTOP - останов с малым
потреблением.

Все типы процессорных ядер совместимы с семейством 68К. Два уровня привелегий: уровень пользователя
и уровень супервизора..

16-разрядная шина данных, 24-разрядная шина адреса. 32-разрядная внутренняя архитектура ядра. Расширенная система комад. Режим циклического выполнения команды.
Полностью 32-разрядная архитектура. Высокая производительность- 8,3 MIPS на частоте 25Мгц.Команды
LPSTOP и TBL- интерполирования.Встроенный отладчик BDM.
Объединяет CPU32+ , конфигурируемый кэш инструкций, счетверенный модуль памяти данных.

Программная модель идентична программной модели CPU32. Выполнен по RISC-технологии.
Эффективное управление энергопотреблением за счет снижения частоты. Сторожевой таймер с сохранением причины последнего сброса.. Поддержка отладки в реальном масштабе времени (JTAG).

Архитектура Power (Perfomance Optimisation With Enhanced RISC), была переопределена
фирмой Моторола для однокристальных решений. В семействе МРС500 есть FPU,совместимый
со стандартом IEEE 754, в МРС800 отсутствует.

Controller);
последовательные каналы ПДП (Serial DMA - SDMA);
контроллеры последовательной связи (Serial

TPU - полуавтономный сопроцессор, выделяемый для выполнения сложных высокоскоростных задач без
прерывания работы CPU. TPU имеет следующие основные признаки:
шестнадцать каналов, каждый из которых связан с входным/выходным контактом, входным регистром захвата
и выходным регистром сравнения с компаратором;
два свободно запускающихся 16-битовых счетчика с программируемым предделителем( две временные базы);
планировщик событий, осуществляющий контроль и взаимосвязь каналов, распределение задач;
ОЗУ микрокоманд, позволяющее загружать программы пользователя дополнительно к стандартными
функциям TPU.

Основные характеристики:
производительность 30 MIPS на частоте 60 Мгц на 5V или 22,5 MIPS на частоте 45 Мгц на 3,3V;
параллельный 24х24 битный перемножитель - аккумулятор с одновременным выполнением инструкций;
полностью статическая внутренняя логика с рабочей частотой до 0 Гц;
системная магистраль DSP56000 с 24-разрядной шиной данных и 16-разрядной шиной адреса;
память: программное ОЗУ 5,25Кх24 бит; ПЗУ начальной загрузки 64х24 бит; ОЗУ Х данных 3Кх24 бит;
ОЗУ Y данных 2,5Кх24 бит; ПЗУ специализированных данных (синусоида, мю и А законы);
8-битный интерфейс с host-машиной, конфигурируемый для пересылок ПДП или по прерываниям;
порт последовательного интерфейса;
последовательный связной интерфейс;
прямой доступ из DSP в магистраль 68000.

10-битовое разрешение;
программируемые времена выборки и хранения;
8-битовое преобразование за 8 мкс;

QADC имеет следующие дополнительные признаки по отношению к ADC:
две независимые очереди;
16 аналоговых входных каналов или до 44, когда осуществляется внешнее мультиплексирование;
дополнительное опорное напряжение и программируемые времена выборки и хранения;
преобразование очередей может быть установлено для непрерывного режима или они могут работать с под управлением программного обеспечения, периодического интервального таймера QADC или с помощью внешнего триггера.

Широтно-импульсный модулятор предназначен для формирования и выдачи импульсной
последовательнолсти с постоянным периодом следования и изменяемой скважностью.
Позволяет при подключении RC-цепи реализовать цифроаналоговое преобразование

предделитель;
16-битовый счетчик захвата/сравнения;
16-битовый счетчик для двухканального блока ШИМ;
8-разрядный счетчик

Конфигурируемый таймерный модуль содержит:
Подмодули счетчика:программируемый предделитель;16-битовый счетчик; 6-битовый
модульный счетчик.
Подмодули выполнения действий: программируемый ввод/вывод;
каналы захвата/сравнения с режимом ШИМ; каналы ШИМ.
Часы реального времени и ОЗУ данных, внешний источник тактового сигнала
Возможность прерываний по всем каналам захвата/сравнения/ ШИМ
и по условию переполнения счетчика

Таймерный модуль содержит:
таймер- счетчик общего назначения;
логику управления прерываниями;
интерфейс с IMB;

(SCI)
Четыре сигнала выборки кристалла для периферии
8-битовый порт ввода/вывода
Последовательный периферийный интерфейс

Прямая поддержка сигналов RTS и CTS
Двойные каналы RS-232
Двойное буферирование при передаче, четырехкратное при приеме
Независимо программируемые TxD и RxD

Полная реализация протокола CAN версии 2.0А/В
16 буферов приема/передачи с длиной данных до 8 байтов
Программируемая обратная петля для самотестирования
Три программируемых регистра маски
Глобальное сетевое время
Режим пониженного энергопотребления

и защиту от системных ошибок и включает:
двенадцать программируемых выборок кристалла

SCIM поддерживает операции в однокристальном режиме (выполнение программы из встроенного
ПЗУ/ОЗУ и в расширенном режиме (работа из внешней памяти). Основные признаки:
три режима работы: полностью расширенный (возможности SIM или однокристальная эмуляция с
девятью сигналами выборки кристалла); 8-битовая шина данных с портом Н в качестве порта
ввода/вывода; однокристальный: порты A, B, E, F, G и H в качестве портов ввода/вывода, порт С
в качестве порта вывода;
системы Watchdog.
Расширенная версия SCIM2 включает улучшенный контроллер сброса (перезапуска)
и более гибкий выбор источника тактового сигнала.

Модуль с небольшим количеством выводов: минимум - 31 вывод; поддерживает полное тестирование;
система синхронизации или внешний тактовый сигнал: работает от 32КГц, до 2-8МГц на кристалле
или 20МГц от внешнего источника. Основные признаки:
16 адресных выводов: иногда поддерживает до 24, если эти выводы доступны;
несколько режимов работы: однокристальный - порты A, B, E, F, G и H в качестве портов ввода/вывода;
режим ведущего - не мультиплексированная или мультиплексированная 8- или 16-разрядная шина
данных; периферийный режим - не мультиплексированная или 16-разрядная шина данных;
система программного Wathcdog;
часы реального времени.

стандарта IEEE 1149.1
Обеспечивает доступ к всем данным и контактам

BDM представляет собой нижний уровень системного отладчика в аппаратуре микропроцессора.
Связь с системой разработки устанавливается по высокоскоростному последовательному трехпроводному интерфейсу. Процессор в режиме BDM выполняет специальные команды из инструменткльной ЭВМ. Данный режим поддерживает программа BD32

Режим эмуляции микроконтроллера позволяет производить тестирование и отладку разрабатываемой системы без удаления кристалла. Перевод МК в режим OnCE позволяет с помощью эмулятора илиобразцового контроллера управлять ресурсами платы.

Встроенными средствами отладки и тестирования обеспечиваются:
поддержка внутрисхемной эмуляции (OnCE);
фоновый режим отладки (background Debug mode, BDM);
тестовый интерфейс JTAG.

беспроводной связи,
автомобильная электроника. Системы управления объктами, не имеющих
точной модели.
Структура М68НС12А4
Основные

Области применения

Совместимость с промышленным стандартом НС11.
Поддержка операций нечеткой логики. Встроенный отладчик.

Формула семейства

HC12 = CPU12(CPU11,Fuzlog)&SCIM&M(EE,Fl,ROM,RAM)&ADC&T&SPI&SCIv
CPU12(CPU11,Fuzlog)&SCIM&M(EE,Fl,ROM,RAM)&ADC&T&SPI&SCI&PWM&BDLC

промышленном стандарте М68НС11
Огромный задел по программному обеспечению
Использование отработанной

связи, автомобильная
электроника, офисная техника, медицинское оборудование, робототехника

Структура М68НС16Z2
Основные характеристики
Области

Совместимость с НС11. Встроенный отладчик.
Поддержка операций цифровой обработки сигналов

Формула семейства

HC16 =CPU16(CPU11,DSP)&SCIM&M(ROM, EE, Fl, MRM,RAM)&((T &GPT)vT)&((ADC&MCCI)vADC)&BDM16&
(SPI&SCIvQSPI&SCI&QSM)v
CPU16(CPU11,DSP)&SCIM&M(ROM, EE, Fl, MRM,RAM)&((T &GPT)vT)&((ADC&MCCI)vADC)&BDM16

связи, коммуникационное
и сетевое оборудование, автомобильная электроника, офисная техника,
медицинское оборудование,

Интегрированные процессоры: IP = CORE(68000,CPU32,CPU030)&SIM&(SIM40vSIM41vSIM49)&(DUARTvTvQSPI)

Основные характеристики

Области применения

Совместимость с М68000. Встроенный отладчик.
Встроенные сопроцессоры

Формулы подсемейств

Управляющие контроллеры: CONMCU=CORE(CPU32)&(SIMvSCIM) &(GPTvTPUvADCvQSMv
M(SRAM,EE,FL,RAMTPU))

Коммуникационные контроллеры: COMMCU=CORE(68000,CPU32+)&(SIMvSIM60)&((CP&DSP)vCP)&BDM

шина адреса
динамическая настройка шины
развитые способы адресации
команда перхода в пониженный
режим энергопотребления
команды

системы
Поддержка
разработки и
тестирования
Канал
управления
ОЗУ
Таймерные
каналы
Канал1

Канал2
Канал15
Микромашина
Управление
Исполнительный
блок
TCR1
T2CLK
(pin)
ВСТРОЕННЫЕ
ФУНКЦИИ :
входная фиксация
выходное

частоте 60 Мгц
параллельный 24-битный
умножитель-аккумулятор
24-разрядная шина данных
16-разрядная шина адреса
программное ОЗУ

Ядро сопроцессора - DSP56002

связи, коммуникационное и сетевое оборудование, высокопроизводительные системы при низкой стоимости,

Основные характеристики

Области применения

Совместимость с М68000. Встроенный отладчик
и тестовый интерфейс. RISC-ядро с переменной
длиной команд

Формула семейства

ColdFire=CORE&SI&BDM&JTAG&CI/Dv CORE&BDM&JTAG&CI/D&((T&UART)v(T&UART&I2C))

производительность
Переменная длина команд
Компактный двоичный код
Развитый отладочный интерфейс

BPU
-блок плавающей точки FPU
-кэши инструкций и данных
Состав:
-целочисленный блок IU
-блок выполнения

Ядро RCPU PowerPC

Архитектура POWER - Perfomance Optimization With Enhanced RISC

каналов на 40 Мгц и 2 канала на 35 Мгц;

Systems) - система поддержки
программных и аппаратных средств для

M68300 development system products - система, обеспечивающая недорогую оценку решений набазе МК М68331,
М68332А и М68332G семейства М68300.
MPC505EVB (Motorola MPC505 Evalution Board) - недорогая система поддержки для оценивания кода устройств
семейства МРС500.
МРС500 Software development tool suite -набор средств для разработки программ включает компилятор языка С,
Ассемблер, линковщик, отладчик, и др.

соединение станции с платформой
MMDS1632 позволяет выполнять полную эмуляцию МК устройства,

Требования к системе.
MMDS1632 требует РС с процессором 486, операционную систему DOS 5.0
и выше или Windows 3.1 и выше. Программное обеспечение требует 20Мбайт
на жестком диске. Также требуется 8Мбайт ОЗУ и последовательный порт
(СОМ1, СОМ2, СОМ3 или СОМ4).

это экономичное интегрированное
решение для разработки, отладки и оценки
операций

Требования к системе. MEVB требует РС с процессором 386 и выше, версию DOS 3.3 и выше, ОЗУ не менее 1 Мбайта,
10 Мбайт на жестком диске, параллельный порт, внешнюю поддержку питания: +5В DC (10%), @ 1.0А,
текущее ограничение @1.5А

компиляторов С и С++ (CroseCode) под МК и МП фирмы

OS-9 - компактная, модульная, масштабируемая СРВ, обеспечивает выполнение всех основных
функций ОСРВ типа управления задачами, распределения памяти, межзадачного обмена
информацией и синхронизации задач, дополнительные сервисные функции позволяют управлять
источником питания. Широкие сетевые возможности ввода/вывода, полный набор резидентных
и кросс-средств разработки приложений.
Все функциональные компоненты OS-9 - реализованы в виде независимых модулей.

R0=76
Семейство DSP 56000 (ядро процессора)
Бит-реверсивная модификация
Линейная модификация:
постинкремент со смещением
R0=R0+N0

Модульная модификация:

портов процессора

используют новые HiP-процессы
Совместимость - с семейством 56000; сохранение вложенного кода
Память

два внутренних цикла (2X-механизм)
Некоторые существующие DSP оперируют 1Х-механизмом, но это

1X-архитектура позволяет удвоить производительность (MIPS) при данной технологии

ядро
арифметико-логическое устройство (ALU)
устройство программного управления (PCU)
устройство генерации адресов (AGU)
Новое

ОСОБЕННОСТИ DSP56300

параллельный умножитель-аккумулятор
56-битное параллельное устройство сдвига
инструкции множественного битового сдвига
вставка/извлечение битовых полей

АЛУ данных DSP56300

ОСОБЕННОСТИ DSP56300

@ 80MГц
Параллельное выполнение операций ПДП и ядра
Отдельные шины адреса и

ОСОБЕННОСТИ DSP56300

т. д.) средств снижает общее потребление энергии
Гибкая ФАПЧХ позволяет динамически

Результат - снижение общего потребления мощности для любой функции

ОСОБЕННОСТИ DSP56300

PCI
Два синхронных последовательных
порта 20Mбит/с
Один последовательный коммуника-
ционный интерфейс

версия 56301
Шина PCI удалена
16 выводов GPIO (8 бит

ВАРИАЦИИ DSP56300

DSP56300

во внешней памяти:
- 24K или 20K слов ОЗУ программ
-

ВАРИАЦИИ DSP56300

DSP56300

семействами DSP56300 и DSP56000
Производительность ядра - 100 MIPS
Аппаратная фильтрация &

ОСОБЕННОСТИ DSP56307

параллельный вычислитель на 100 MHz, оптимизированный для КИХ- и БИХ-фильтров
EFCOP

ОСОБЕННОСТИ DSP56307

петли
Мобильные сотовые центры переключений
Контроллеры базовых станций

Оптимизация для сетевых задач

ЦЕЛЕВЫЕ ПРИЛОЖЕНИЯ DSP56307

Низкое потребление энергии (0.25 Вт)
Нет состояний ожидания
Во многих

ОБЗОР DSP56307

to +850C
Частота
58.8MHz @1.8В DSP
16.8MHz @1.8В M·CORE
Состояние
производство (сейчас)
разработка (июнь 98)
DSP56652

планируется на август 1998
Добавлена новая периферия DSP
ускоритель Viterbi
блок GSM
один канал

.

количество выводов TOUT от 8 до 16
триггеры для второго QSPI

Redcap2 (продолжение)

.